PCB

差動ペアインピーダンス計算ツール

エッジ結合マイクロストリップペアの Zdiff と Zcommon を計算します。奇数モード/偶数モードのインピーダンスの USB、HDMI、イーサネット差動ペアを設計します。無料で即時に結果が得られます。

Loading calculator...

公式

Z_{diff} = 2Z_{odd} \approx 2Z_0(1-Qe),\ Z_{com} = \frac{Z_{even}}{2} \approx \frac{Z_0(1+Qe)}{2}

参考: IPC-2141A; Wadell Chapter 3.7

Z₀— シングルエンド・マイクロストリップ・インピーダンス (ハマースタッド・ジェンセン) (Ω)

Q— 標準化された端から端までのギャップ:2S/W

Qe— 経験的カップリング係数:経験値 (−0.347Q)

Z_odd— 奇数モードインピーダンス = Z( 1 − Qe) (Ω)

Z_even— イーブンモードインピーダンス = Z( 1 + Qe) (Ω)

仕組み

差動ペアインピーダンスカリキュレータは、USB、HDMI、PCIe、DDR、およびイーサネットインターフェイスに不可欠なエッジ結合マイクロストリップトレースの奇数モードインピーダンスと差動インピーダンスを計算します。シグナルインテグリティのエンジニアはこれを使用して、インターフェイス仕様で要求される許容誤差が+/ -10% で、100 オームの差動インピーダンス (USB/HDMI) または 85 オーム (PCIe Gen3+) を実現しています。

IPC-2141A セクション 4.2.4 によると、差動インピーダンス Zdiff = 2 x Zodd です。ここで、奇数モードのインピーダンスはトレース間の相互結合を考慮します。結合係数は指数関数的な関係に従います。Zodd = Z0 x (1-0.347 x e^ (-2.09 x s/h))、ここで s はトレース間隔、h は基準面からの高さです。間隔を狭くすると (s/h < 1)、結合が増加し、Zdiff が 10 ～ 25% 減少します。

ジョンソン/グラハムの「高速デジタル設計」は、経路全体でZdiffを一定に保つことが重要であることを示しています。ビア遷移時に 15% のインピーダンスの不連続性があると、信号反射が 7% 発生し、USB 3.0 のアイ高さが 15 ～ 20% 低下します。3Hルール (誘電体の高さの3倍以上の間隔) では、IPC-2141Aあたりの差動ペア間の絶縁は-40dBになります。

高速インターフェースの場合、スキューを 1 ps 未満に維持するには、ペア内の長さマッチングが +/-5 ミル (0.127mm) 以内でなければなりません。USB 3.2 Gen 2 (10 Gbps) では、ペア内スキューが最大 10 ps になります。FR4 マイクロストリップの伝搬遅延差が 6.1 ps/mm ということは、1.6 mm の長さのミスマッチがこの仕様に違反していることを意味します。

計算例

問題：4層FR4上のUSB 3.0 SuperSpeed用の90オームディファレンシャルペアを設計します（L2グランドに0.2mmプリプレグ、Er=4.3、1オンス銅）。

IPC-2141A に準拠したソリューション: 1.ターゲット:ジフ = 90 オーム、つまりゾッド = 45 オーム 2.参考用シングルエンド Z0: この形状では約 55 Ω 3.必要なカップリング:Zodd/Z0 = 45/55 = 0.82、0.347 x e^ (-2.09 x s/h) = 0.18 4.s/h: s/h = 0.82 を求めます。つまり、s = 0.82 x 0.2mm = 0.164mm (6.5 ミル) 5.55 オーム Z0 のトレース幅:W = 0.22 ミリメートル (8.7 ミル) 6.検証:Zdiff = 2 x 55 x (1-0.347 x e^ (-1.71)) = 2 x 55 x 0.82 = 90.2 オーム

長さマッチング:USB 3.0 では 5 ps 未満のイントラペアスキューが必要です。6.1 ピース/mm の場合、最大長さのミスマッチは 0.82 mm になります。0.5mm 刻みでサーペンタインマッチングを行うルート。

実践的なヒント

✓コネクタを含む配線全体にわたって一定のトレース間隔を維持します。間隔を2mm広げても、Zdiffは5〜8％増加し、リターンロスは3〜4dB低下します。
✓Johnson/Grahamの第6章によると、基準面の連続性を維持するために、差動ペアに沿ってラムダ/10（1 GHzで15mm）ごとにグランドステッチビアを使用してください。
✓USB 3.0/PCIe の場合:インターフェイスがマージンに準拠していることを確認するために、ファブの Zdiff 許容値を +/ -7% (標準の +/ -10% より厳しく) 指定してください。

よくある間違い

✗周波数によるErの変動を無視すると、100MHzと5GHzの間でFR4のErは4.5から4.2に低下し、Zdiffは5〜7％シフトします。USB 3.0 以降の設計には、周波数補正値を使用してください。
✗線形間隔とインピーダンスの関係を仮定すると、結合は指数関数的減衰に従います。間隔をs/h=0.5からs/h=1.0に倍増しても、Zdiffは100％ではなく8％しか増加しません。
✗ビア遷移の不連続性は無視してください。標準のPTHビアでは0.3〜0.5nHのインダクタンスが加わり、5～10オームのインピーダンス・スパイクが発生します。IPC-2221B の 5 Gbps を超えるインターフェイスには、ビアインパッドまたはバックドリルを使用してください。

よくある質問

差動ペアのインピーダンスが重要なのはなぜですか？

差動信号方式は、シングルエンド（同相ノイズ除去）よりも6dB優れたノイズ耐性を示します。USB-IF コンプライアンス仕様では、90 Ω +/ -10% の Zdiff が必須です。インピーダンスが準拠していないと、5 Gbps で 15% を超えるアイクロージャーが発生し、USB 認証に失敗します。HDMI 2.1 (48 Gbps) では、レーンあたり 12 Gbps の信頼性の高い動作を実現するには、+/ -7.5% の許容誤差が必要です。

トレース間隔はインピーダンスにどのように影響しますか?

間隔には指数関数的 (線形ではない) 効果があります。s/h=0.5 の場合、Zdiff は 2xZ0 より 15% 低くなります。s/h=2.0 の場合、Zdiff は 2xZ0 の 3% 以内です。IPC-2141A の数式 Zodd = Z0 x (1-0.347 x e^ (-2.09 x s/h)) は、s/h=3 を超えるとカップリングが無視できなくなることを示しています。信号密度を最大にするには、実用上の最小値として s/h=1.0 (10% カップリング) を使用してください。

この計算機をすべてのPCB材料に使用できますか？

IPC-2141A 方程式は Er = 2.5-6.0 (FR4、ロジャース、イゾラ) で検証されています。標準ジオメトリ (0.1 < W/H < 3、0.2 < s/h < 5) の精度は +/ -3% です。特殊な基材 (PTFE、セラミック) や極端な形状の場合は、2.5D フィールドソルバーで検証してください。この計算ツールでは、ジョルジェビック・サーカーモデルのFR4に周波数補正されたErを使用しています。

差動ペアのインピーダンスには何が影響しますか？

IPC-2141Aごとの4つのパラメータ：(1) トレース間隔s — Zdiff変動範囲の 20%、(2) トレース幅W — 変動の 40%、(3) 誘電体の高さ h — 変動の 30%、(4) Er — 変動の 10%。h (+/ -10%) に対する製造公差 (+/ -10%) は Zdiff 変動を +/ -5% 発生させます。これが、インピーダンス制御ファブが実際の積層厚さを測定する理由です。

インピーダンスの計算はどの程度正確である必要がありますか？

インターフェースに依存:USB 2.0 は +/ -15% の Zdiff を許容します。USB 3.0/PCIe Gen3 には +/ -10% が必要です。PCIe Gen4/5 と USB4 には +/ -7% が必要です。IBIS-AMI のシミュレーションデータによると、インピーダンス誤差が 5% になるごとに、10 Gbps を超えるとビットエラー率が 2 ～ 3% 増加します。本番環境では、計算の不確実性とファブのばらつきを考慮して 3% の設計マージンを加算してください。

Signal Integrity

アイダイアグラム解析:10 Gbps サーデスの検証

ある基板設計者は、2 つのコネクタを備えた 20 cm FR-4 トレースに 10 Gbps の SerDes レーンを配線します。S パラメータデータとアイ・ダイアグラム・シミュレーションをどう活用するかを学びましょう。

PCB Design

マイクロストリップインピーダンス:理論からPCBレイアウトへ

PCB上の制御インピーダンスのマイクロストリップトレースを設計するための実践ガイド。ハマースタッド・ジェンセンの方程式、材料の選択、製造について説明しています。

General Electronics

オペアンプのゲイン計算:隠れた問題を避ける

実用的な洞察、実際の例、注意すべき一般的な設計上の落とし穴を参考にして、オペアンプのゲインと帯域幅の計算をマスターしましょう。

高度なシミュレーションツール

Eye Diagram from S-Parameters

Upload a Touchstone (.s2p) file and generate a PRBS-15 eye diagram. Extracts insertion loss, group delay, and impedance profile, then renders the eye with jitter and ISI.

PRO

FDTD Transmission Line Simulator

Full-wave 3D FDTD simulation of microstrip stubs, coupled-line filters, via transitions, and step discontinuities using openEMS. Get S-parameters, Smith chart, and impedance analysis.

PRO

Shop Components

As an Amazon Associate we earn from qualifying purchases.

PCB Manufacturing (JLCPCB)

Affordable PCB fabrication with controlled impedance options

JLCPCB →

FR4 Copper Clad Laminate

FR4 laminate sheets for custom PCB prototyping

Amazon →

Thermal Paste

Thermal interface material for component heat management