Skip to content
RFrftools.io
Signal

帯域幅上昇時間計算ツール

デジタル立ち上がり時間を信号帯域幅に変換します。最低周波数、3 dB 帯域幅、IPC-2251 スペクトル帯域幅、およびクロックの最大有効高調波が得られます。

Loading calculator...

公式

fknee=0.5tr,f3dB=ln⁡92πtr≈0.35trf_{knee} = \frac{0.5}{t_r},\qquad f_{3dB} = \frac{\ln 9}{2\pi t_r} \approx \frac{0.35}{t_r}

参考: H. Johnson & M. Graham, "High-Speed Digital Design: A Handbook of Black Magic", Prentice Hall 1993, §1.3; IPC-2251

t_r— Rise time, 10–90% (s)
f_knee— Knee frequency (Hz)
f_3dB— 3 dB bandwidth (Hz)
f_clk— Clock frequency (Hz)

仕組み

デジタル設計者はナノ秒単位で話し、インターコネクト設計者はギガヘルツ単位で話します。両者をつなぐ架け橋となるのが立ち上がり時間で、それを越えるための定数は2つあります。それらは2つの異なる目的に使用され、日常的に混同されます。

0.35 定数は正確です

単極応答の場合、ステップ出力は $t =-\ tau\ ln (0.9) $ で 10% を超え、$t =-\ tau\ ln (0.1) $ で 90% を超えます。減算すると tr= tau ln9t_r =\ tau\ ln 9 が得られます。3 dB の帯域幅が $f_ {3dB} = 1/ (2\ pi\ tau) $ の場合、積は次のようになります。

f3dB tr= frac ln92 pi=0.34965 ldotsf_ {3dB}\, t_r =\ frac {\ ln 9} {2\ pi} = 0.34965\ ldots

つまり、0.35 は経験則ではなく、 ln9/2 pi\ ln 9/ 2\ pi を四捨五入して 2 桁にしたものです。「このエッジを再現するには、アンプやスコープにどの程度のアナログ帯域幅が必要ですか？」という疑問に答えます。*

膝の周波数は設計上限です

JohnsonとGrahamの膝周波数は別の疑問に答えます。インターコネクトが動作を続けるには、周波数をどれだけ上げればよいのでしょうか？

f膝= frac0.5trf_ {膝} =\ frac {0.5} {t_r}

膝の上では、デジタルエッジにはほとんどエネルギーが流れないため、そこでのチャネルの挙動は問題になりません。これは意図的に控えめなものであり、ビアモデル、コネクタのSパラメータファイル、またはトレース損失の推定値をどの程度信頼するかを決める際に使用すべき数値です。

この2つは約 43% 異なるため、間違ったものを引用すると、アンプの仕様が過剰になったり、チャンネルがモデル化されていなかったりすることになります。

立ち上がり時間の慣習

データシートには、10 ～ 90% または 20 ～ 80% の遷移が引用されていますが、この 2 つは互換性がありません。単極の場合、比率は ln9/ ln4=1.585\ ln 9/\ ln 4 = 1.585です。つまり、20～ 80% の数値に1.585を掛けてから、どちらかの帯域幅の関係に当てはめる必要があります。最近の SerDes データシートでは、波形の末尾のノイズが回避されるため、20 ～ 80% の使用が増えています。どの規則を読んでいるかを確認してください。

立ち上がり時間を設定するものは何か

これはドライバーであって、時計ではありません。最新の CMOS 出力段を搭載した 25 MHz 発振器のエッジは 500 ps で、1 GHz に匹敵します。基本波が 25 MHz であっても、インターコネクトは 1 GHz まで動作する必要があります。低速クロック、高速エッジ、基本波のみにモデル化されたチャネルというのが、基板設計で最もよくある誤判断です。

計算例

問題:100 MHz のクロックは、500 ps (20 ～ 80%) で指定されたバッファによって駆動されます。チャネル帯域幅の要件と重要となる高調波の数を決定してください。

ステップ 1-立ち上がり時間の規則を変換します。データシートには 20 ～ 80% と記載されているので、10 ～ 90% に相当する値にスケーリングしてください。 t_r (10-90) = 500 ps ln (9) /ln (4) = 500 1.5849 = 792 ps

ステップ 2-膝の周波数: f_nie = 0.5/792 ps = 631 MHz インターコネクトは 631 MHz まで動作する必要があります。

ステップ 3-3 dB の帯域幅: F_3dB = 0.34965/792 ps = 441 MHz レシーバまたはスコープのフロントエンドが 441 MHz 未満になると、エッジの速度が目に見えて低下します。

ステップ 4-クロックに対する高調波成分: n = 631 MHz/100 MHz = 6.3 5 番目 (500 MHz) までの高調波には意味のあるエネルギーが含まれ、7 番目の高調波 (700 MHz) はすでに膝より上にあります。

ステップ 5-設計結果ビア、コネクター、およびトレースの損失を 100 MHz ではなく 631 MHz 以上にモデル化します。計測器が結果を支配せずにエッジを測定したい場合は、3 dB 帯域幅の 3 倍以上、つまり約 1.5 GHz のスコープを選択してください。

ステップ 6-ビットピリオドに対するサニティチェッククロック周期は 10 ns、エッジは 0.79 ns (周期の 8% 未満) なので、ここではシンボル間干渉の心配はありません。エッジが周期の約 40% を超えると、ISI が制限要因になります。

実践的なヒント

  • ✓一般的な設計ではなく、常にドライバーが生産できる最速のエッジに合わせて設計してください。軽負荷時にファストコーナーのシリコンがエミッションを設定します。
  • ✓速度が不要な場合は、直列終端処理を使用するか、意図的にスルーを制限したドライバを使用してください。エッジの速度を低下させることは、EMCが提供する最も安価な解決策です。
  • ✓信号の3dB帯域幅の少なくとも3倍のスコープを選び、測定された立ち上がり時間に機器が占める割合が約 5% 未満になるようにします。
  • ✓データシートにこの規則が省略されている場合は、古いロジックファミリの場合は10〜90％と仮定し、SerDesおよびDDR部品（多くの場合20〜80％を使用する）を注意深く確認してください。
  • ✓立ち上がり時間はカスケードを介して直交法を加算することを覚えておいてください。合計は各ステージの二乗和の平方根です。
  • ✓ニーズの周波数をチャンネル要件に早い段階で変換しておくと、部品に取り掛かる前に、Sパラメータモデルとコネクタ仕様のどちらが帯域をカバーしているかがわかります。

よくある間違い

  • ✗ニー周波数ではなくクロック周波数にチャンネルを設計します。エッジが速い低速クロックでも、広帯域の相互接続が必要です。これが、25 MHzの設計がEMCで失敗する典型的な理由です。
  • ✗0.35と0.5の定数を混ぜたものです。アンプと機器の帯域幅には 0.35 を立ち上がり時間で割った値を、インターコネクトモデルの有効性を維持する必要がある範囲には 0.5 を立ち上がり時間で割った値を使用します。
  • ✗20 ～ 80% のデータシート番号を 10 ～ 90% の数式に入力します。これにより、立ち上がり時間が 37% 低く予測され、同じ要因で帯域幅が過大予測されます。
  • ✗測定機器が直交法に独自の立ち上がり時間を加算することを忘れてしまいました。500 ps のスコープで 500 ps のエッジを測定すると、約 707 ps になります。
  • ✗指定された標準立ち上がり時間をそのままと仮定すると、この値が得られます。負荷が軽いファストコーナーのシリコンは、データシートの標準よりも2、3倍速い場合があり、これがEMCの測定値を左右します。

よくある質問

これは正確に ln (9) を 2 pi (単極ステップ応答から得られる 0.34965) で割った値です。10% と 90% のクロッシングは時定数の固定倍数で発生するため、立ち上がり時間はタウに ln (9) を掛けたものになり、3 dB の帯域幅が 2 pi タウを超えると、積は固定になります。これは経験的ではありません。
どちらも、さまざまな仕事用です。0.35 という形式では、3 dB の帯域幅が得られます。これは、アンプ、レシーバー、オシロスコープがエッジを再現するために必要な帯域幅です。0.5 という形式は、インターコネクト・モデルが有効でなければならない最低周波数、つまりインターコネクト・モデルがどれだけ上まで有効でなければならないかを示します。チャンネルを膝まで設計し、電子機器を 3 dB の数字になるように設計します。
ln (9) /ln (4) = 1.585 を掛けて 10 ～ 90% の等価値を求め、帯域幅の関係を適用します。逆に 0.631 を掛けます。1.585は単極値であり、循環の最大の係数であることに注意してください。ガウシアンエッジは約1.52、線形ランプは1.33です。したがって、実際のドライバーにとっては立ち上がり時間を少し誇張しているため、膝の周波数を過小評価しています。マージンが重要な場合は、より短い推定値になるように設計してください。
なぜなら、エミッションはクロックレートではなくエッジレートに従うからです。エッジが 500 ps の 25 MHz クロックには 1 GHz のニーザがあるため、最大で 1 GHz まで十分に放射されます。通常、直列抵抗を使用してエッジを遅くするのが最も早い解決策です。
機器の寄与度を約 5% 未満に抑えるには、信号の3dB帯域幅の少なくとも3倍が必要です。立ち上がり時間には直交法が加算されるため、信号の立ち上がり時間に一致するスコープを使用すると読み取り値が 41% 増加します。

高度なシミュレーションツール

Eye Diagram from S-Parameters

Upload a Touchstone (.s2p) file and generate a PRBS-15 eye diagram. Extracts insertion loss, group delay, and impedance profile, then renders the eye with jitter and ISI.

PRO

Shop Components

As an Amazon Associate we earn from qualifying purchases.

Op-Amp IC Assortment

General-purpose and precision operational amplifiers

Amazon →

Function Generator

DDS function generator for signal and filter testing

Amazon →

関連電卓

PCB

クリティカルレングス

伝送ラインの影響が出る前のPCBの最大トレース長を求めましょう。トレースを t_r/6 と t_r/2 の両方の基準と比較し、伝搬遅延を報告します。

PCB

PCB クロストーク

シグナルインテグリティ解析のためのPCBトレースのクロストークNEXT、FEXT、およびカップリング係数を計算します。臨界長とガードトレースの間隔を決定します。無料で即時に結果が得られます。

Comms

クロック・ジッター

FPGA および SoC 設計のクロック・ツリー・タイミング・バジェットを計算します。基準発振器のジッター、PLL ノイズフロア、バッファステージ、および目標クロック周波数を入力してセットアップマージンを計算します。

PCB

制御された Z

表面マイクロストリップ、埋め込みマイクロストリップ、およびストリップラインPCBトレースの特性インピーダンスを計算します。Z0、実効Er、およびターゲット・トレース幅を求めます。無料で即時に結果が得られます。