PDN 임피던스: 유전자 알고리즘으로 공명 조절하기

문제: 조용하지 않은 1.0V FPGA 레일

현대의 FPGA는 전력을 많이 소모하는 야수죠.1.0V 코어 레일에서 30A 이상을 사용할 수 있다는 얘기죠.목표 임피던스 계산은 매우 간단합니다.

이는 1.67밀리옴입니다. 말도 안 되게 넓은 주파수 범위에서 이 주파수를 맞춰야 합니다.VRM이 여전히 제 역할을 하는 100kHz 미만부터 패키지 디커플링이 마침내 시작되는 1GHz까지 말이죠.그 사이에 모든 게 있나요?이것이 바로 PCB의 배전 네트워크가 단독으로 작동하는 모습입니다.공진이 숨어 문제를 일으키기 좋아하는 부분이 바로 이것입니다.

100mm × 120mm 크기의 보드가 있다고 가정해 봅시다. $\varepsilon_r = 4.3$ 및 $\tan\delta = 0.02$ 규격의 표준 FR-4입니다.동력면과 접지면의 간격은 겨우 0.1mm, 즉 유전체가 약 4mils인 셈입니다.합리적으로 들리죠?이것을 rftools.io/tools/pdn-impedance에 있는 PDN 임피던스 분석기에 연결하고 실제로 어떤 일이 일어나는지 봅시다.

플레인-페어 캐비티 레조넌스

대부분의 레이아웃 가이드에서 간과하는 부분은 다음과 같습니다. 두 개의 평행한 구리 평면 사이에 얇은 유전체가 있는 것일까요?이 둘은 공명하는 구멍을 형성합니다.이건 기본적으로 직사각형 마이크로파 공진기인데요, 정말, 정말 평평하죠.공진 주파수는 다른 캐비티와 동일한 물리 법칙을 따릅니다.

변수는 간단합니다. $a$ 및 $b$ 은 보드 크기, $m$ 및 $n$ 은 모드 지수 (0에서 시작하는 정수), $c$ 은 빛의 속도입니다.FR-4의 유전상수가 4.3인 100mm × 120mm 보드의 경우 다음과 같은 조건에서 공진을 얻을 수 있습니다.

• TM₁₀ 모드: 723 MHz
• TM₀₁ 모드: 602 MHz
• TM₁₁ 모드: 941 MHz

각 주파수에서 플레인 간 임피던스가 올라갑니다. 이러한 스파이크가 목표 임피던스보다 높아지면 FPGA는 정확히 해당 주파수에서 전압 강하를 감지합니다. 고속 I/O에는 이것이 달갑지 않으며, 스퓨리어스 EMI가 생성되어 EMC 테스트 하우스를 매우 불행하게 만들 수 있습니다.

캐비티 모델: 노박의 그린스 펑션

분석기는 이러한 혼란을 모델링하기 위해 Istvan Novak의 Green의 함수 접근법을 구현합니다.평면 쌍에 있는 임의의 두 점 사이의 임피던스는 다음과 같이 계산됩니다.

여기서 $d$ 은 유전체 두께, $k_x = m\pi/a$ 및 $k_y = n\pi/b$ 은 공간 파수, $k = \omega\sqrt{\mu_0 \varepsilon_0 \varepsilon_r}$ 은 전파 상수, $\delta_m$ 은 노이만 계수입니다. $m=0$ 일 때는 1이고 그렇지 않으면 2입니다. $\delta_n$ 도 마찬가지입니다. 분석기는 이 합을 IC가 전류를 끌어오는 하나의 포트에서 계산하며($x_1 = x_2$, $y_1 = y_2$), 그 포트에 크기를 부여합니다. 포트 크기 입력으로 정해지는 정사각형(기본값 1 mm)이며, 각 코사인은 그 위에서 평균됩니다. 점 포트에서는 2차원 그린 함수가 소스에서 특이점을 가지므로 합이 수렴하지 않고, 답이 합을 어디서 자르느냐에 따라 달라집니다. 유한한 포트에서는 합이 수렴하며, 첫 번째 모드 아래에서는 결과가 스윕 상한에 더 이상 의존하지 않습니다.

이 도구는 기본적으로 포트를 보드의 3분의 1 지점 $(a/3, b/3)$ 에 둡니다. 이 보드에서는 (33.3 mm, 40 mm)이며, 이는 의도된 선택입니다. 각 모드의 전압은 $\cos(m\pi x/a)\cos(n\pi y/b)$ 에 비례하므로, 중앙에서는 $m$ 또는 $n$ 이 홀수인 모든 모드의 전압이 0이 됩니다. 즉 TM₁₀, TM₀₁, TM₁₁ 은 모두 중앙에서 사라집니다. 중앙에서 최대가 되는 것은 TM₂₀, TM₀₂, TM₂₂ 같은 짝수-짝수 모드뿐이며, 이 보드에서는 그중 첫 번째인 TM₀₂ 가 1205 MHz에 있어 스윕 범위보다 위입니다. 반대로 보드의 모서리는 모든 모드의 전압 최대점입니다. 3분의 1 지점에서는 $\cos(m\pi/3)$ 이 0이 되지 않으므로 그곳이 마디인 모드가 없고, 모든 모드가 모서리 대비 최소 1/16의 세기로 결합합니다. 도구는 각 모드 옆에 결합도를 표시하며, 여기서는 TM₀₁과 TM₁₀이 0.25, TM₁₁이 0.063입니다. 그래도 기본값은 실제 레이아웃을 대신할 뿐입니다. 포트 X·Y 위치를 BGA가 실제로 놓이는 곳으로 설정하고, 최악의 경우를 보려면 모서리 근처의 지점도 확인하십시오.

하나의 커패시터 값으로는 충분하지 않은 이유

모든 MLCC에는 임피던스가 ESR로만 떨어지는 직렬 공진 주파수가 있습니다.이 주파수는 커패시터 자체의 인덕턴스와 커패시턴스에 의해 결정됩니다.

약 400pH의 ESL을 가진 일반적인 100nF 0402 커패시터를 예로 들어 보겠습니다.약 25MHz에서 공진할 것입니다.이 주파수 이하에서는 커패시터처럼 작동하여 PDN 임피던스를 줄이는 데 도움이 됩니다.그 이상은?귀납적으로 보이기 시작해서 오히려 상황을 더 악화시키죠.

100 kHz~1 GHz 대역 전체를 커버하려면 여러 커패시터 값이 함께 작동해야 합니다. 분석기의 라이브러리에는 7종이 있으며, 각각 서로 다른 주파수 구간을 담당합니다.

문제는 각 유형이 몇 개입니까?여기서 흥미로운 점이 생깁니다. 솔루션 공간이 방대하고 조합 최적화 문제가 있기 때문이죠.

유전자 알고리즘 접근법

분석기는 유전자 알고리즘을 사용하여 최적의 조합을 찾습니다.각 후보 솔루션은 총 30캡을 초과할 수 없다는 제약 조건 하에 각 커패시터 유형마다 하나씩 총 7개의 정수로 구성된 벡터로 표시됩니다.이는 일반적인 BGA 풋프린트 주변의 실제 보드 공간을 기준으로 한 현실적인 한계입니다.

피트니스 함수는 다음과 같이 작동합니다. 툴은 각 후보 솔루션에 대해 전체 PDN의 합성 임피던스를 계산합니다. 이는 모든 커패시터 및 레귤레이터와 병렬로 연결된 플레인 페어 캐비티 임피던스입니다. 그런 다음 디커플링 대역에서 $|Z_{PDN}|$ 대 $Z_{target}$ 의 최악 비율을 찾습니다. 이 대역은 스윕 하한부터 첫 번째 캐비티 공진의 80 %까지이며, TM₀₁이 602 MHz에 있는 이 보드에서는 100 kHz~482 MHz입니다. GA의 역할은 이 비율을 최소화하는 것입니다. 목표가 평탄하면 대역 어디에서든 최악의 한 점이 전압 강하를 결정하기 때문입니다. 비율이 가장 낮은 값과 0.1 dB 이내인 설계들은 동률로 보고, 툴은 그중에서 예산으로 도달할 수 있는 주파수에서는 목표에, 도달할 수 없는 주파수에서는 하한값(예산 안의 설계가 달성할 수 있는 가장 낮은 임피던스)에 대역의 나머지 부분을 가장 가깝게 유지하는 설계를 고릅니다. 대역 안에서 예산 내의 어떤 설계로도 목표에 도달할 수 없는 주파수는 도달할 수 없는 범위로 하한값과 함께 보고되며, 판정에 포함됩니다.

셀렉션은 $k=4$ 토너먼트 셀렉션을 사용합니다.개체군 중 무작위로 4명의 개체를 뽑아 체력이 가장 좋은 개체 (목표 임피던스를 가장 적게 위반한 개체) 가 번식하게 됩니다. 크로스오버는 유전자 벡터의 2점 교차입니다.하식을 생성하면 제약 조건 복구 단계가 있습니다. 즉, 하위 개수가 총 30개를 초과할 경우 알고리즘은 사용자가 한도 이하로 돌아올 때까지 커패시터 수를 무작위로 줄입니다. 돌연변이는 각 유전자를 $\pm 1$ 기준으로 조정할 수 있는 기회를 주고, 그 다음에는 제약 조건 클램핑을 반복하여 합법적인 상태를 유지합니다. 시드와 정밀화가 GA의 앞뒤를 받쳐 줍니다. 첫 세대 집단의 10분의 1은 탐욕적으로 만들어지는데, 최악값을 가장 많이 낮추는 곳에 커패시터를 하나씩 추가합니다. 마지막 세대가 끝나면 탐색 중에 평가한 최적 설계들을 커패시터 하나를 추가하거나, 빼거나, 다른 종류로 바꾸는 한 수씩 정밀화합니다. 판단에는 같은 두 단계 순위를, 그리드 점에서 읽어 낸 값이 아니라 그리드 점 사이에서 찾은 실제 최악값으로 적용하며, 어떤 한 수도 순위를 높이지 못할 때까지 계속합니다. 그래서 난수 시드가 달라도 같은 설계에 도달합니다.

옵티마이저 실행

도구에 입력한 내용은 다음과 같습니다.

• 보드 크기: 100 mm × 120 mm, $\varepsilon_r = 4.3$, $\tan\delta = 0.02$
• 플레인 간격: 0.1 mm
• 전원: 1.0 V 레일, 30 A 부하, 5% 리플 허용치, 따라서 목표는 1.67 mΩ
• VRM 특성: 출력 저항(DCR) 0.5 mΩ, 루프 대역폭은 기본값 100 kHz이며, 툴은 이로부터 출력 인덕턴스 0.8 nH를 구합니다. 보드 인덕턴스는 기본값 1 nH
• 포트: 비워 두었으므로 툴이 3분의 1 지점 (33.3 mm, 40 mm)에 두며, 포트 크기는 기본값 1 mm
• 주파수 스윕: 100 kHz ~ 1 GHz
• 커패시터 예산: 디커플링 커패시터 최대 30개

무료 레인에서 실행했으며, 여기서 GA의 집단은 200개체, 세대 수는 150입니다(유료 레인은 400개체로 400세대). 결과는 꽤 많은 것을 알려 주었습니다.

임피던스 프로파일

기본 포트에서 보면, 디커플링이 없는 플레인 페어 자체의 임피던스는 세 캐비티 공진마다 스파이크를 보입니다. 수식이 예측한 그대로입니다. 그리고 54 MHz 부근에는 1.8 nH의 급전 경로가 플레인의 4.6 nF와 공진하는 훨씬 큰 스파이크가 있습니다. 최적화된 30개 커패시터 세트를 추가하면 툴의 판정은 분명합니다. 100 kHz~482 MHz에서 목표 미충족입니다. 최악값은 208 MHz에서 62.19 mΩ로, 목표보다 +31.42 dB 높습니다. 이것은 반공진으로, 85 MHz의 SRF 위에서 유도성이 된 10 nF 부품이 그곳에서 아직 용량성인 1 nF 부품 및 플레인과 공진합니다. 플레인은 240 MHz 부근의 직렬 공진까지 용량성입니다. 약 140 kHz 위에서는 프로파일이 대역 어디에서나 목표보다 높으며, 그보다 낮은 피크로 벌크 커패시터가 급전 경로와 공진하는 1 MHz 부근에 17 mΩ, 18 MHz 부근에 39 mΩ이 있습니다.

디커플링이 없는 보드와 비교하면, 보드가 가장 나빴던 곳에서는 큰 개선입니다. 54 MHz의 47 Ω이 13 mΩ으로 내려가고, 설계의 최악값은 그보다 57 dB 이상 낮습니다. 다만 모든 곳에서 낮은 것은 아닙니다. 208 MHz에서 디커플링이 없는 보드는 45 mΩ이고, 1 MHz 부근에서는 설계의 16.6 mΩ에 비해 11.6 mΩ입니다. 커패시턴스를 더하면 반공진이 사라지기도 하지만 새로 생기기도 합니다. 툴은 목표에 도달할 수 없는 이유도 알려 줍니다. 16 MHz부터 대역 상한까지는 좁은 두 구간을 제외하고 대역을 도달할 수 없는 범위로 표시합니다. 라이브러리의 부품 30개로 만든 어떤 설계도 그곳에서는 1.672~2.151 mΩ 아래로 내려갈 수 없기 때문입니다. 이 주파수들에서는 어떤 조합으로도 목표를 충족할 수 없습니다. 이 하한값들은 목표에 가깝지만, 각각은 한 주파수만 따로 볼 때 부품 30개로 달성할 수 있는 최선의 값입니다. 하나의 설계는 대역 전체를 한꺼번에 감당해야 하며, 툴이 찾은 최선의 설계는 피크가 62.19 mΩ입니다. 대역 위의 공진 스파이크는 남습니다. 그 주파수에서 커패시터는 유도성이므로 디커플링으로는 제거할 수 없습니다. 이를 억제하는 것은 플레인 댐핑, 모드 전압이 큰 위치(마디가 아닌 곳)의 커패시터 배치, 그리고 보드 가장자리 처리입니다. 다만 분석기는 모든 커패시터를 포트에 집중시켜 다루므로 배치는 모델링 범위 밖입니다.

최적화된 커패시터 믹스

150세대와 이어지는 정밀화를 거쳐 GA는 다음 해에 도달했으며, 서로 다른 세 난수 시드도 같은 해를 내놓습니다.

이 분포를 보십시오. 30개 중 27개가 10 nF와 1 nF로, 라이브러리에서 ESL이 가장 낮은 값입니다. 목표가 평탄하면 대역의 최악의 한 점이 전압 강하를 결정하므로 옵티마이저는 먼저 그 점으로 설계의 순위를 매기며, 이 보드에서 그 점은 200 MHz 위의 반공진입니다. 이를 억누르려면 ESL이 낮은 부품이 많이 필요합니다. 벌크 쪽에는 10 µF, 1 µF, 100 nF가 하나씩 배정되고 47 µF와 100 µF는 하나도 없으며, 대역의 나머지 부분은 피크 아래에 머뭅니다. 그래도 판정은 미충족이며, 도달할 수 없는 범위가 그 이유를 알려 줍니다. 16 MHz 위에서는 좁은 두 구간을 제외하면, 라이브러리의 부품 30개로 만든 어떤 조합도 목표에 도달하지 못합니다. 문제는 조합이 아니라 예산입니다.

GA 컨버전스 동작

피트니스 지표(대역 전체에 대해 주파수 그리드에서 구한 최악 $|Z_{PDN}|/Z_{target}$ 비율)는 첫 세대에서 37.46으로 시작했으며, 첫 세대에는 이미 탐욕적 시드가 들어 있습니다. 4세대까지 37.13으로 떨어졌고 이후로는 한 번도 움직이지 않았습니다. 판정의 62.19 mΩ은 목표의 37.24배로 이보다 조금 높은데, 툴이 그리드 점 사이에서 피크를 정밀화하기 때문입니다. 이는 GA가 150세대 한계보다 훨씬 전에 답을 찾았고, 그 답이 1보다 훨씬 크다는 뜻입니다. 쓸 수 있는 수단은 커패시터를 늘리거나 목표를 완화하는 것입니다.

실제로 중요한 디자인 인사이트

1. 평면 간격은 생각보다 중요합니다

플레인 페어 간격을 0.2 mm에서 0.1 mm로 줄이면 플레인 간 커패시턴스가 약 두 배가 됩니다. $C = \varepsilon_0 \varepsilon_r A / d$, 즉 커패시턴스는 간격에 반비례한다는 점을 기억하십시오. 그러나 간격은 캐비티 공진 주파수를 옮기지 않습니다. $d$ 는 $f_{mn}$ 에 들어 있지 않으며, 공진 주파수는 보드 치수와 $\varepsilon_r$ 로만 정해집니다. 간격이 정하는 것은 공진 피크의 높이입니다. $d$ 를 절반으로 줄이면 플레인의 확산 인덕턴스가 절반이 되고, 그에 따라 피크를 포함한 플레인 페어의 임피던스도 절반이 됩니다. 또한 유전체가 얇아지면 도체 손실이 늘어 Q가 낮아지고 피크가 더 감쇠됩니다. 이것으로 디커플링 커패시터 두세 개가 필요 없어질 수 있습니다. 스택업이 더 좁은 플레인 간격을 허용한다면 이는 아마 가장 저렴한 PDN 개선책일 것입니다. 대부분의 엔지니어는 이 최적화를 건너뛰었다가 나중에 커패시터를 더 끼워 넣으려 할 때 후회합니다.

2. ESL은 100MHz 이상에서 우세합니다.

직렬 공진 주파수를 넘으면 커패시터는 더 이상 커패시터처럼 동작하지 않고 유도성으로 보입니다. 고주파에서 무슨 일이 일어나는지는 커패시턴스 값이 아니라 ESL이 결정합니다. 그래서 옵티마이저는 예산의 대부분을 라이브러리에서 ESL이 가장 낮은 부품에 씁니다. 위의 30개 중 27개가 0402의 10 nF와 1 nF인데, ESL은 각각 350 pH와 300 pH로 0603~1206 벌크 부품의 600~1200 pH와 대조됩니다. 커패시터 200개에서는 10 nF를 129개, 1 nF를 57개 고릅니다. 400 MHz에서 1.67 mΩ 목표를 달성하려 할 때 그 차이가 전부입니다.

3. VRM 루프 인덕턴스를 무시하지 마세요

전압 조정기 모듈에는 출력 인덕턴스가 있습니다. 일반적으로 데이터시트에는 $L_{VRM}$ 라벨이 붙어 있습니다.이로 인해 저주파수에서 임피던스 상승이 발생하는데, 이 임피던스는 아무리 큰 용량으로도 완벽하게 해결할 수 없습니다. $L_{VRM}$ 값이 너무 높으면 VRM의 제어 대역폭이 끝나는 지점과 디커플링 네트워크가 유용한 작업을 시작하기 시작하는 지점 사이에 간격이 생깁니다.분석기는 이를 VRM에서 나오는 직렬 RL로 모델링하며, $L_{VRM} = R_{DC}/(2\pi f_{BW})$ 를 DCR과 루프 대역폭으로부터 구합니다(이 레일에서는 0.8 nH). 여기에 레귤레이터에서 플레인까지의 경로로 보드 인덕턴스를 직렬로 더하는데, 이는 기본값이 1 nH인 입력입니다. 이는 대부분의 사람들이 생각하는 것보다 더 중요합니다.

4. 30캡 제약은 실제로 현실적입니다.

일반적인 15 mm × 15 mm BGA 풋프린트에서는 패키지 주위 5 mm 범위에 물리적으로 배치할 수 있는 디커플링 커패시터가 아마 30~40개일 것입니다. 그보다 많으면 커패시터끼리 겹치거나, 너무 멀리 밀려나 인덕턴스 때문에 효과가 떨어집니다. 이 제약 덕분에 옵티마이저는 수백 개의 커패시터로 문제를 밀어붙이는 대신 현명한 절충을 해야 합니다. 툴은 목표가 보드만으로는 달성할 수 없는 경우도 알려 줍니다. 이 레일을 커패시터 200개로 다시 실행해도 여전히 불합격이며, 최악값은 232 MHz에서 7.3 mΩ이고 186~214 MHz와 392~482 MHz는 여전히 도달할 수 없는 범위입니다. 1.67 mΩ에서는 대역의 윗부분은 패키지와 다이 커패시턴스의 몫입니다.

직접 고른 솔루션과의 비교

흔한 경험칙으로 100 nF 커패시터 10개, 10 µF 5개, 1 µF 5개를 쓰라는 것이 있습니다. 총 20개의 커패시터이며, 어느 것도 100 nF의 25 MHz보다 위에서는 공진하지 않습니다. 분석기는 고정된 조합을 평가하지는 않지만, 20개로 만드는 모든 조합의 한계를 보여 줍니다. 커패시터 예산 20개로 실행하면 플레인의 직렬 공진에 있는 좁은 구간을 제외하고 10 MHz부터 482 MHz까지를 도달할 수 없는 범위로 표시합니다. 라이브러리의 부품 20개로는 그 범위 어디에서도 1.677 mΩ 아래로 내려갈 수 없기 때문입니다. 따라서 이 경험칙은 실행해 보기도 전에 그 범위에서 불합격입니다. 10 nF 5개를 더해도, 25개로 실행하면 그 범위의 시작이 13 MHz로 올라갈 뿐입니다.

GA의 해는 7가지 커패시터 값 중 5가지를 사용하며, 임피던스 프로파일의 최악점을 억누르도록 개수를 배분합니다. 이 정도로 주파수 영역을 고려한 배분에 필적할 경험칙은 없습니다. 눈대중으로 물감을 섞는 것과 분광광도계를 쓰는 것의 차이와 같습니다.

알아야 할 실용 참고 사항

보드 크기 감도가 중요합니다. 보드가 클수록 캐비티 공진 주파수가 낮아집니다. 같은 FR-4에서 200 mm × 250 mm 서버 마더보드의 가장 낮은 모드는 250 mm 변을 따르는 TM₀₁ 로, 289 MHz에 있습니다. 디커플링 대역의 한가운데라 실제로 문제가 되는 위치입니다. 50 mm × 50 mm 같은 작은 보드는 이런 공진을 1 GHz 이상으로 밀어 올리므로 골칫거리가 훨씬 적습니다. 유전율은 모든 것에 영향을 미칩니다. 모든 모드 주파수는 $1/\sqrt{\varepsilon_r}$ 에 비례하고, 플레인 커패시턴스는 $\varepsilon_r$ 에 비례합니다. Rogers RO4350B ($\varepsilon_r = 3.48$), Megtron 6 (약 3.4~3.7) 같은 저손실 라미네이트는 FR-4 (약 4.2~4.6) 보다 $\varepsilon_r$ 이 낮으므로, 이런 재료로 바꾸면 공진 주파수가 올라가고 (4.3에서 3.48로 바꾸면 약 11%), 플레인 간 커패시턴스도 같은 비율로 줄어듭니다. 모드를 낮추고 싶다면 방법은 플레인 페어용으로 만든 얇은 내장 커패시턴스 라미네이트 같은 고 $\varepsilon_r$ 유전체를 쓰거나 플레인을 더 크게 하는 것입니다. 어느 쪽이든 재료를 바꾸기 전에 모드가 어디에 오는지 확인하십시오. 4.3의 FR-4는 딱 중간 수준이라 널리 쓰입니다. 손실 탄젠트는 댐핑을 제공합니다. FR-4의 $\tan\delta$ 약 0.02는 이러한 공진 피크의 적당한 댐핑을 제공합니다. $\tan\delta$ 약 0.002의 저손실 라미네이트로 바꾸면 디커플링으로는 억제하기 어려운 훨씬 더 날카로운 공진 스파이크를 볼 수 있습니다.때로는 약간의 손실이 당신의 친구일 수도 있습니다.

마무리

PDN 설계는 근본적으로 4디케이드에 걸친 대역폭을 다루는 주파수 영역 문제입니다. 플레인 페어 캐비티 공진은 임피던스 스파이크를 만들고, 손으로 고른 디커플링 전략은 거의 항상 이를 놓칩니다. 유전 알고리즘 방식은 물리적으로 배치할 수 있는 커패시터 수라는 현실적인 제약을 지키면서 첫 번째 캐비티 모드 아래의 대역에서 찾을 수 있는 최선의 커패시터 조합을 찾고, 그 개수로는 어떤 조합도 목표를 충족할 수 없을 때는 이를 숨기지 않고 어디서 얼마나 부족한지 알려 줍니다.

rftools.io/tools/pdn-impedance에서 직접 도구를 사용해 볼 수 있습니다.보드 크기, 적층 파라미터 및 전력 요구 사항을 모두 입력하면 옵티마이저가 디커플링 솔루션을 알아내도록 하세요.아마도 기존에 사용하던 방법보다 더 나은 것을 찾을 수 있을 것입니다.

---

관련 도구: PCB 트레이스 임피던스, 비아 임피던스, 디커플링 커패시터, 바이패스 캡 공진