계산기를 통한 PCB
임피던스, 커패시턴스, 인덕턴스 및 전류 용량을 통해 PCB를 계산합니다.스루홀 및 블라인드 비아에 대한 종횡비 및 DFM 경고를 받을 수 있습니다.무료로 즉시 결과를 얻을 수 있습니다.
공식
참고: IPC-2141A; IPC-2221B; Howard Johnson "High-Speed Signal Propagation"
작동 방식
도금된 스루홀 비아는 전기적으로 동축 라인의 짧은 부분입니다.도금된 배럴은 내부 도체이고, 배럴이 통과하는 모든 평면 (안티패드) 에 뚫린 틈새가 외부 도체입니다.이러한 식별은 지오메트리를 다루기 쉽게 만드는 요소이며, 어떤 치수가 어떤 결과를 좌우하는지도 알 수 있습니다.
임피던스는 동축 형태를 그대로 따릅니다. $Z =\ frac {60} {\ sqrt {\ varepsilon_r}}\ ln\ frac {d_a} {d} $. 여기서 는 안티패드 직경이고 는 드릴입니다.패드가 나타나지 않습니다.FR-4의 1.0mm 안티패드에 0.3mm 드릴을 장착하면 50Ω 라인보다 훨씬 낮은 35.2Ω이 나오는데, 이것이 바로 관리되지 않는 비아가 용량성 불연속성으로 읽히는 이유입니다.
커패시턴스는 안티패드 가장자리에 작용하는 패드입니다.IPC-2141A 치수는 밀리미터 단위의 $C =\ frac {0.0554\,\ varepsilon_r\, T\, D} {d_a - D} $ pF입니다. 여기서 는 패드 직경입니다.두 플레이트 모두 나타나고 플레이트 사이의 간격이 분모이므로 평면 클리어런스가 지배적입니다. 0.6mm 패드에서 안티패드를 0.8mm에서 1.4mm로 넓히면 커패시턴스가 3배 줄어듭니다.드릴은 플레이트가 아니므로 이 표현식을 전혀 사용하지 않습니다.
인덕턴스는 배럴의 복귀 경로 위에 있는 짧은 원형 도체 형태로 나타나며, $L = 0.2h\ left (\ ln\ frac {4h} {d} + 0.5\ 오른쪽) $ nH (밀리미터 단위: 및 ).길이가 길어질수록 커지며 지름에 따라 대수적으로만 커지므로 비아를 짧게 하는 것이 비어있게 만드는 것보다 훨씬 더 도움이 됩니다. 이는 백 드릴링의 장점입니다.
전류 용량은 도금된 고리 모양에 작용합니다.구리는 뚫린 구멍의 벽에 침전되어 반경 에서 까지 고리를 차지하여 $A =\ pi t (d - t) $가 됩니다.이는 구멍에서 알 수 있는 것보다 단면적이 훨씬 작습니다. 25µm 도금이 적용된 0.3mm 비아에는 0.0216mm²의 구리만 담을 수 있는데, 이는 동일한 지름의 솔리드 플러그보다 1/3도 안 되는 수치입니다.
참고로 여기서 는 전송선 구간으로서 비아의 특성 임피던스입니다.이는 비아가 통과 에지를 얼마나 떨어뜨리느냐와 같은 문제가 아닙니다. 따라서 중요한 것은 일치하는 구간이 기여했을 것에 대한 초과 리액턴스로 비아 스텝 응답 계산기가 처리한다는 것입니다.
계산 예제
패드 지름은 아무 소용이 없습니다. 배럴과 평면 클리어런스만이 동축 쌍을 형성합니다.
2단계: 패드-안티패드 커패시턴스 (IPC-2141A)0.0554달러\ 곱하기 4.2 = 0.232680달러
pF 3단계: 배럴 인덕턴스 , nH 4단계: 가로 세로 비율 — 10:1 제한 표준 제작 핸들 안에서 편안하게 사용할 수 있습니다. 5단계: 현재 용량 µm mm, 그래서 mm² mil² A 6단계: 50Ω 라인에 대한 의미 Ω, 50Ω 미만이므로 비아는 용량성이 있습니다.일치하는 섹션의 초과분은 pF입니다. 실제 실제 커패시턴스의 약 5분의 1만이 불연속입니다. 결과: 10°C 상승 시 35.2Ω, 0.558pF, 1.139nH, 5. 33:1 종횡비, 1.69A.실용적인 팁
- ✓BGA 브레이크아웃을 위해 캡 도금이 있는 비아-인-패드를 사용하십시오. 트레이스 스텁이 제거되고 IPC-7095 권장 사항에 따라 기생 인덕턴스가 30% 감소합니다.
- ✓신호 비아의 람다/20 (10GHz에서 2mm) 내에 그라운드 비아를 추가하면 낮은 인덕턴스 리턴 경로를 제공하여 Johnson/Graham당 비아 인덕턴스를 40-60% 줄일 수 있습니다.
- ✓RF/마이크로웨이브 (>6GHz) 의 경우: 신호 레이어의 0.1mm 이내로 백 드릴링을 지정하십시오. 스텁 공진을 제거하고 비아당 3-6dB의 삽입 손실을 개선합니다.
흔한 실수
- ✗패드와 안티패드를 혼동하기 위해 패드는 비아에 있는 구리 링이고 안티패드는 평면의 클리어런스 컷입니다.임피던스는 안티패드에 따라 달라지지만 패드에는 전혀 영향을 주지 않습니다. 커패시턴스는 양쪽 모두에 따라 달라집니다.이를 교체하면 임피던스가 과소평가되어 커패시턴스가 실제로 이를 제어하는 한 차원에 영향을 받지 않게 됩니다.
- ✗배럴이 단단한 구리라고 가정하면 천공된 구멍의 벽에 도금이 늘어서 있으므로 전도 단면은 고리 pi*t* (d-t) 입니다.25마이크로미터 도금이 적용된 0.3mm 비아는 0.0216 제곱밀리미터의 구리로, 동일한 지름의 솔리드 플러그의 1/3 아래에 0.0216 제곱밀리미터의 구리가 함유되어 있습니다.
- ✗비아 특성 임피던스를 신호 저하량으로 해석합니다. 즉, C에 대한 L의 제곱근이 이미 라인 임피던스와 같은 비아 특성 임피던스를 읽는 것은 전기적으로 보이지 않습니다.에지의 성능을 떨어뜨리는 것은 일치하는 부분에 대한 과도한 리액턴스이지 원시 L과 C가 아닙니다.
- ✗안티패드를 축소하여 평면 구리를 회수합니다. 커패시턴스는 클리어런스의 역수로 증가하므로 0.6mm 패드에서 1.0mm 안티패드를 0.8mm로 닫으면 비아 커패시턴스가 두 배로 증가합니다.
- ✗백 드릴링된 비아의 배럴 길이에 대한 보드 두께 사용 — 백 드릴링 후 신호는 남은 길이만 가로지르며 전체 두께는 인덕턴스와 커패시턴스를 모두 과장합니다.
자주 묻는 질문
관련 기사
PCB Design
디커플링 커패시터 피킹: SRF, ESL 및 수학
디커플링 커패시터 값 선택 방법: 자체 공진 주파수 (SRF) 는 유효 바이패스 범위를 설정합니다. 100nF는 ~5MHz에서, 10nF는 ~50MHz에서, 1nF는 ~500MHz에서 작동합니다.ESR과 ESL에 대해 설명했습니다.
PCB Design
FDTD 시뮬레이션: 10Gbps 신호가 스텁을 통해 싫어하는 이유
FR-4에서 경유 전환의 FDTD 시뮬레이션을 실행하기 위한 단계별 가이드입니다.시뮬레이션을 설정하고 S11/S21 결과를 해석하는 방법을 다룹니다.
Signal Integrity
PDN 임피던스: 유전자 알고리즘으로 공명 조절하기
1.0V/30A FPGA 파워 레일에는 100kHz ~ 1GHz의 플랫 임피던스가 필요합니다.전력면과 접지면 사이의 캐비티 공진으로 인해 임피던스 스파이크가 발생합니다.
Shop Components
As an Amazon Associate we earn from qualifying purchases.
관련 계산기
PCB
트레이스 너비
IPC-2221 및 IPC-2152 기준 전류 용량에 대한 최소 PCB 트레이스 너비를 계산합니다.저항, 전압 강하, 전력 손실을 확인할 수 있습니다.무료로 즉시 결과를 얻을 수 있습니다.
RF
마이크로스트립 임피던스
해머스타드-젠슨 방정식을 사용하여 마이크로스트립 임피던스를 계산합니다.PCB 트레이스 설계를 위한 Z0, 유효 유전상수, 전파 지연을 구하십시오.무료로 즉시 결과를 얻을 수 있습니다.
PCB
트레이스 저항
폭, 길이, 두께 및 온도로부터 PCB 구리 트레이스 DC 저항을 계산합니다.시트 저항과 온도 계수를 구하십시오.무료로 즉시 결과를 얻을 수 있습니다.
PCB
디퍼런셜 페어
에지 결합 마이크로스트립 쌍에 대해 Zdiff와 Zcommon을 계산합니다.홀수/짝수 모드 임피던스를 갖는 USB, HDMI 및 이더넷 디퍼런셜 페어를 설계하십시오.무료로 즉시 결과를 얻을 수 있습니다.