PCB

PCB 제어 임피던스 계산기

표면 마이크로스트립, 임베디드 마이크로스트립 및 스트립라인 PCB 트레이스의 특성 임피던스를 계산합니다.Z0, 유효 Er 및 목표 트레이스 너비를 구하십시오.무료로 즉시 결과를 얻을 수 있습니다.

Loading calculator...

공식 참조

Z_0 = \frac{Z_0^{air}}{\sqrt{\varepsilon_{eff}}},\qquad \varepsilon_{eff}^{covered} = 1 + q_f(\varepsilon_r - 1) + (1-q_f)\,q_c(\varepsilon_{rc} - 1),\qquad \frac{C_{stripline}}{\varepsilon_0\varepsilon_r} = \frac{4K(k)}{K(k')}

참고: Hammerstad & Jensen, IEEE MTT-S 1980; stripline core verified against the field solver committed in src/lib/pcb/__tests__/solver. The covered-microstrip filling factors are fitted to a layered solve.

Z₀— 특성 임피던스 (Ω)

εr— 기판 유전 상수

εrc— 커버 유전율 (내장형 마이크로스트립)

q_f— 기판에 이미 있는 에너지의 점유율

q_c— 커버가 포착하는 남은 에너지의 비중

W— 트레이스 너비 (mm)

공식

Z_0 = \frac{Z_0^{air}}{\sqrt{\varepsilon_{eff}}},\qquad \varepsilon_{eff}^{covered} = 1 + q_f(\varepsilon_r - 1) + (1-q_f)\,q_c(\varepsilon_{rc} - 1),\qquad \frac{C_{stripline}}{\varepsilon_0\varepsilon_r} = \frac{4K(k)}{K(k')}

Z₀— 특성 임피던스 (Ω)

εr— 기판 유전 상수

εrc— 커버 유전율 (내장형 마이크로스트립)

q_f— 기판에 이미 있는 에너지의 점유율

q_c— 커버가 포착하는 남은 에너지의 비중

W— 트레이스 너비 (mm)

h— 기판 높이 (mm)

b— 평면 간 간격, 스트립라인 모드의 경우 2h (mm)

t— 구리 두께 (mm)

K— 첫 번째 종류의 완전한 타원 적분

작동 방식

제어 임피던스 계산기는 RF 프론트엔드, 고속 디지털 인터페이스 및 신호 무결성 검증에 필수적인 목표 특성 임피던스 (50/75/100ohm) 에 대해 PCB 트레이스 폭을 계산합니다.하드웨어 엔지니어와 PCB 설계자는 이를 사용하여 임피던스 불일치가 10% 를 초과할 때 아이 다이어그램의 품질을 15-40% 저하시키는 신호 반사를 방지할 수 있습니다.

IPC-2141A 및 Johnson/Graham의 '고속 디지털 설계'에 따르면 트레이스 임피던스는 형상 (폭 W, 기준 평면 위의 높이 H) 과 유전상수 (Er) 에 따라 달라집니다.함머스타드-젠슨 방정식은 0.1~10 사이의 W/H 비율에서 3D EM 시뮬레이션과 비교하여 1~ 2% 의 정확도를 달성합니다.표면 마이크로스트립의 경우 표준 FR4의 트레이스 너비 0.1mm 감소당 Z0이 약 6옴 증가합니다.

FR4의 Er은 1MHz에서 4.6에서 5GHz에서 4.2까지 다양합니다 (조르드제비치-사카르 분산 모델).이 9% 의 변화는 계산된 임피던스를 4~ 5% 변화시킵니다. 따라서 2GHz 이상의 설계에서는 Rogers RO4350B (Er = 3.48 +/- 0.05, 10GHz까지 안정적) 을 사용하는 것이 좋습니다.표준 팹 허용 오차는 +/ -10% 이며, 고급 RF 팹은 +/ -5% 를 달성합니다.

트레이스 길이가 lambda/10을 초과하는 주파수에서는 임피던스 불일치로 인해 반사가 발생합니다.75옴 부하를 구동하는 50옴 트레이스는 20% 의 반사 계수를 생성합니다 (VSWR 1.5:1, 반사 손실 14dB).Pozar의 '마이크로파 엔지니어링'에 따르면, 이로 인해 전력 전달 효율이 4% 감소하고 정재파가 생성되어 인접 트레이스에서 누화가 3-6dB 증가합니다.

계산 예제

4-레이어 FR4 보드에 2.4GHz Wi-Fi 전력 증폭기용 50 Ω 마이크로스트립을 설계하십시오. L2 접지까지 내려가는 0.1mm 프리프레그, 1oz 구리, εr = 4.3.

50 Ω 의 표면 마이크로스트립 지오메트리를 풀면 다음과 같은 이점이 있습니다.

W = 0.1644 mm (6.5mil) 로, 둥근 너비에서 49.99 Ω 가 됩니다. εeff = 3.268 전파 지연 = 6.026ps/mm

유효 유전율은 기질 4.3보다 훨씬 낮습니다. 표면 흔적으로 인해 자기장의 일부가 기판 위의 공기 중에 머물게 되기 때문입니다.스트립라인과 동일한 트레이스라도 4.3 전체를 볼 수 있고 더 느리게 전파됩니다. 스트립라인의 경우 6.9ps/mm인 반면 여기서는 6.0ps/mm입니다.

이 지오메트리에서 구리 두께는 라운딩 디테일이 아닙니다.35µm의 구리는 트레이스를 전기적으로 넓히며, 이를 무시한 모델의 경우 50 Ω 의 너비는 약 0.19mm로 설정됩니다. 즉, 제조사에 보내는 치수에는 15% 의 오차가 발생하는데, 이 모든 방향은 기판의 임피던스가 낮아지는 방향으로 오차가 발생합니다.

허용 오차: 일반적인 퀵턴 업체에서는 제어된 임피던스에 대해 ± 10% 의 견적을 제시합니다.+10% (55 Ω 에서 50 Ω 시스템으로) 에서 VSWR은 1.10:1 이고 반사 손실은 26dB로 대부분의 RF 작업에 적합합니다.제작 도면을 'L1 마이크로스트립 W = 0.164mm, Z0 = 50 Ω ± 10% '로 확인하십시오.

이 계산기의 두 부분이 크게 변경되었습니다.임베디드 마이크로스트립 모드에서는 이전에 εeff = εr(1 − e^(−1.55·hc/h)), 를 사용했는데, 실제 솔더 마스크의 경우 커버 자체의 유전율이 나타나지 않고 유효 유전율이 1 아래로 떨어졌습니다. 기본 트레이스 폭에서 가드가 트립되고 계산기는 하드 0.00 Ω. 을 반환했습니다. 스트립라인 모드는 넓은 트레이스에 대해 0 Ω 를 반환하는 좁은 트레이스 로그를 사용했습니다.이제 둘 다 공유 엔진이라고 부르는데, 이 엔진의 스트립라인 코어는 정확한 등각 매핑 솔루션입니다.

실용적인 팁

✓설계 전 팹 적층 확인: JLC, PCBWay, OSHPark는 정확한 Er 및 레이어 두께를 제공합니다.일반적인 FR4 가정에서는 5-10% 의 임피던스 오류가 발생합니다.
✓TDR 임피던스 쿠폰을 Gerber 패키지에 추가하십시오. 이 쿠폰이 없으면 팹은 규정 준수를 확인할 수 없으며 IPC-TM-650 2.5.5.7에 따라 오류를 추적할 수 없습니다.
✓IPC-2141A 섹션 4.2.6에 따라 크로스토크를 -40dB 미만으로 유지하려면 제어된 임피던스 트레이스 간에 3W 규칙 (간격 = 3x 트레이스 너비) 을 사용하십시오.

흔한 실수

✗GHz 주파수에서 1MHz Er 값 (4.6) 을 사용하면 8-12% 의 임피던스 오류가 발생합니다.조르제비치-사카르 모델에서는 항상 주파수 보정된 Er: 1GHz에서 4.4, 5GHz에서 4.2를 사용하십시오.
✗구리 두께 효과 무시 — IPC-2141A 표 4-1에 따라 구리가 0.5oz에서 2oz로 이동하면 유효 폭 증가로 인해 임피던스가 3-5옴 이동합니다.
✗분할된 접지면에 제어된 임피던스 트레이스를 라우팅합니다. 불연속성은 임피던스를 15-30% 증가시키고 반사 손실은 6-10dB 감소합니다 (Johnson/Graham Ch. 8).

자주 묻는 질문

제어 임피던스란 무엇입니까?

제어된 임피던스는 PCB 트레이스가 특정 특성 임피던스를 갖도록 합니다 (일반적으로 RF의 경우 50옴, USB/PCIe의 경우 100옴 차동).IPC-2141A 기준, 트레이스 길이가 람다/10 — FR4의 1GHz에서 약 15mm를 초과할 때 신호 반사가 방지됩니다.임피던스가 제어되지 않으면 고속 인터페이스에서 아이 다이어그램 성능이 15-40% 저하됩니다.

50옴이 일반적인 임피던스 목표인 이유는 무엇입니까?

50옴은 Pozar의 도출에 따르면 전력 처리 (최대 30옴) 와 최소 손실 (77옴) 의 균형을 유지합니다.표준 RF 커넥터 (SMA, N형) 및 테스트 장비와 일치합니다.동축 케이블의 경우 50ohm은 최대 전력 용량의 86% 를 제공하는 동시에 최소 감쇠의 93% 를 달성합니다. 이는 MIL-STD 및 IEEE 표준에서 채택한 최적의 엔지니어링 절충안입니다.

기판 재료는 임피던스에 어떤 영향을 미칩니까?

유전 상수 (Er) 는 임피던스를 직접 설정합니다. Z0은 1/sqrt(Er_eff). FR4에 비례합니다 (Er=4.3) 는 50옴에 대해 0.19mm의 트레이스 너비가 필요하고 로저스 RO4350B (Er=3.48) 에는 0.24mm가 필요합니다.로저스 소재는 FR4의 +/ -8% 변동률에 비해 Er을 +/ -1.5% ~ 10GHz 이내로 유지합니다. 이것이 바로 IPC-4101 기준 2GHz 이상의 용도에 사용되는 이유입니다.

주파수에 따라 임피던스가 변할 수 있습니까?

예 — FR4 (조르드제비치-사카르 모델) 에서 Er은 1MHz에서 5GHz로 9% 감소하여 임피던스를 4-5% 변경합니다.또한 스킨 효과는 도체 손실을 1GHz에서 0.1dB/cm에서 5GHz에서 0.5dB/cm로 증가시켜 손실 탄젠트에 의해 임피던스를 효과적으로 높입니다.500MHz 이상의 설계에는 주파수 보정 계산을 사용하십시오.

PCB 임피던스를 계산하는 데 도움이 되는 도구는 무엇입니까?

이 계산기는 해머스타드-젠슨 방정식 (IEEE MTT-S 검증 기준 정확도 1~ 2%) 을 사용합니다.복잡한 형상 (전이, 굽힘, 결합선을 통한) 의 경우 Polar SI9000, HyperLynx와 같은 2.5D 필드 솔버 또는 AppCAD와 같은 무료 도구를 사용하십시오. IPC-2141A 부록 A에 따른 +/ -3% 허용오차 설계에는 3D EM 시뮬레이션 (CST, HFSS) 이 필요합니다.

고급 시뮬레이션 도구

PDN Impedance Analyzer & Decoupling Capacitor Optimizer

Choose decoupling capacitors for a PCB power delivery network. Enter the plane pair, the regulator and a flat target impedance, and a genetic algorithm finds the capacitor mix that keeps Z_PDN lowest across the decoupling band, which ends at 0.8 × the board's first cavity mode. Above the band the plane-pair cavity sets the impedance; the plot shows its resonances as one observation port sees them, with every capacitor lumped at that port.

Shop Components

As an Amazon Associate we earn from qualifying purchases.

PCB Manufacturing (JLCPCB)

Affordable PCB fabrication with controlled impedance options

JLCPCB →

FR4 Copper Clad Laminate

FR4 laminate sheets for custom PCB prototyping

Amazon →

Thermal Paste

Thermal interface material for component heat management