PCB

디퍼런셜 페어 임피던스 계산기

USB, HDMI, 이더넷 및 고속 직렬 인터페이스에 사용되는 에지 결합 마이크로스트립 차동 쌍에 대한 차동 (Zdiff) 및 공통 모드 (Zcom) 임피던스를 계산합니다.

Loading calculator...

공식

Z_{diff} = 2Z_{odd} \approx 2Z_0(1-Qe),\ Z_{com} = \frac{Z_{even}}{2} \approx \frac{Z_0(1+Qe)}{2}

참고: IPC-2141A; Wadell Chapter 3.7

Z₀— 단방향 마이크로스트립 임피던스 (해머스타드-젠슨) (Ω)

Q— 표준화된 엣지 투 엣지 갭: 2S/W

Qe— 경험적 결합 계수: 경험치 (−0.347Q)

Z_odd— 홀수 모드 임피던스 = Z( 1 − Qe) (Ω)

Z_even— 짝수 모드 임피던스 = Z( 1 + Qe) (Ω)

작동 방식

차동 쌍 임피던스 계산기는 USB, HDMI, PCIe, DDR 및 이더넷 인터페이스에 필수적인 에지 결합 마이크로스트립 트레이스의 홀수 모드 및 차동 임피던스를 계산합니다.신호 무결성 엔지니어는 이를 사용하여 인터페이스 사양에서 요구하는 허용 오차가 +/ -10% 인 100옴 차동 임피던스 (USB/HDMI) 또는 85옴 (PCIe Gen3+) 을 구현할 수 있습니다.

IPC-2141A 섹션 4.2.4에 따르면 차동 임피던스 Zdiff = 2 x Zodd이며, 여기서 홀수 모드 임피던스는 트레이스 간의 상호 결합을 고려합니다.커플링 인자는 지수 관계를 따릅니다. Zodd = Z0 x (1 - 0.347 x e^ (-2.09 x s/h)). 여기서 s는 트레이스 간격이고 h는 기준 평면 위의 높이입니다.간격이 좁을수록 (s/h < 1) 커플링이 증가하고 Zdiff가 10-25% 감소합니다.

Johnson/Graham의 '고속 디지털 설계'는 경로 전체에서 Zdiff를 일정하게 유지하는 것이 중요하다는 것을 보여줍니다. 비아 전환 시 임피던스 불연속성이 15% 이면 신호 반사가 7% 발생하여 USB 3.0 눈 높이가 15-20% 저하됩니다.3H 규칙 (간격 = 3배 이상 유전체 높이) 은 IPC-2141A 기준 차동 쌍 간에 -40dB 절연을 제공합니다.

고속 인터페이스의 경우 스큐를 1ps 미만으로 유지하려면 쌍 내 길이 매칭이 +/-5밀 (0.127mm) 이내여야 합니다. USB 3.2 Gen 2 (10Gbps) 를 사용하면 최대 10ps의 페어 내 스큐가 가능합니다.FR4 마이크로스트립의 전파 지연 차이가 6.1ps/mm라는 것은 1.6mm 길이 불일치가 이 사양을 위반한다는 것을 의미합니다.

계산 예제

문제: 4레이어 FR4에서 USB 3.0 슈퍼스피드용 90옴 디퍼런셜 페어를 설계하십시오 (L2 접지까지의 0.2mm 프리프레그, Er=4.3, 1oz 구리).

IPC-2141A 기준 솔루션: 1.목표: 디프 = 90옴, 그래서 조드 = 45옴 2.참고용 싱글 엔드 Z0: 이 형상에서는 약 55ohm 3.필수 커플링: 조드/Z0 = 45/55 = 0.82, 0.347 x e^ (-2.09 x s/h) = 0.18을 제공합니다 4.s/h에 대한 구하기: s/h = 0.82이므로 s = 0.82 x 0.2mm = 0.164mm (6.5밀) 5.55옴 Z0의 트레이스 너비: W = 0.22mm (8.7밀) 6.확인: Zdiff = 2 x 55 x (1 - 0.347 x e^ (-1.71)) = 2 x 55 x 0.82 = 90.2 옴

길이 매칭: USB 3.0에는 5ps 미만의 페어 내부 스큐가 필요합니다.6.1ps/mm에서 최대 길이 불일치는 0.82mm입니다.0.5mm 단위로 서펜타인 매칭을 적용한 경로

실용적인 팁

✓AT 커넥터를 포함한 전체 경로에서 일정한 트레이스 간격을 유지합니다. 간격이 2mm 더 넓어도 Zdiff는 5-8% 증가하고 반사 손실은 3-4dB 감소합니다.
✓존슨/그레이엄 챕터 6에 따라 모든 람다/10 (1GHz에서 15mm) 의 그라운드 스티칭을 통해 디퍼런셜 페어를 따라 기준 평면 연속성을 유지하십시오.
✓USB 3.0/PCIe의 경우: 팹에 대해 +/ -7% Zdiff 허용오차 (표준보다 +/ -10% 더 엄격함) 를 지정하여 인터페이스의 마진 규정 준수를 보장합니다.

흔한 실수

✗주파수에 따른 Er 변동을 무시하면 FR4 Er이 100MHz와 5GHz 사이에서 4.5에서 4.2로 떨어지면서 Zdiff가 5-7% 씩 이동합니다.USB 3.0+ 설계의 경우 주파수 보정값을 사용하십시오.
✗선형 간격-임피던스 관계를 가정하면 커플링은 지수 감쇠를 따릅니다. s/h=0.5에서 s/h=1.0으로 간격을 두 배로 늘리면 Zdiff가 100% 가 아니라 8% 만 증가합니다.
✗전환 불연속성을 무시하고 표준 PTH 비아는 0.3-0.5nH 인덕턴스를 추가하여 5-10ohm 임피던스 스파이크를 유발합니다.IPC-2221B 당 5Gbps 이상의 인터페이스에는 패드 내 또는 백 드릴링을 사용하십시오.

자주 묻는 질문

차동 쌍 임피던스가 중요한 이유는 무엇입니까?

차동 신호는 싱글 엔드 (공통 모드 제거) 보다 6dB 더 나은 노이즈 내성을 제공합니다.USB-IF 규정 준수 사양에 따라 90옴 +/ -10% Zdiff는 필수입니다. 임피던스를 준수하지 않을 경우 5Gbps에서 15% 이상의 아이 클로징이 발생하고 USB 인증에 실패합니다.HDMI 2.1 (48Gbps) 은 레인당 12Gbps의 안정적인 작동을 위해 +/ -7.5% 의 허용 오차가 필요합니다.

트레이스 간격은 임피던스에 어떤 영향을 미칩니까?

간격은 기하급수적 (선형 아님) 효과를 갖습니다. s/h=0.5에서 Zdiff는 2xZ0보다 15% 낮고, s/h=2.0에서는 Zdiff가 2xZ0의 3% 이내입니다.IPC-2141A 공식 Zodd = Z0 x (1 - 0.347 x e^ (-2.09 x s/h)) 는 s/h=3 이상에서는 커플링이 미미하다는 것을 보여줍니다.신호 밀도를 최대화하려면 s/h=1.0 (10% 커플링) 을 실제 최소값으로 사용하십시오.

이 계산기를 모든 PCB 소재에 사용할 수 있습니까?

IPC-2141A 방정식은 Er = 2.5-6.0 (FR4, 로저스, 이솔라) 에 대해 검증되었습니다.표준 형상의 정확도는 +/ -3% 입니다 (0.1 < W/H < 3, 0.2 < s/h < 5).특이한 기판 (PTFE, 세라믹) 또는 극한 형상의 경우 2.5D 필드 솔버로 검증하십시오.계산기는 조르드제비치-사카르 모델에 따라 FR4에 대해 주파수 보정된 Er을 사용합니다.

차동 쌍 임피던스에 영향을 주는 것은 무엇입니까?

IPC-2141A 당 파라미터 4개: (1) 트레이스 간격 s — Zdiff 변동 범위의 20%, (2) 트레이스 폭 W — 변동의 40%, (3) 유전 높이 h — 변동의 30%, (4) Er — 변동의 10%h에 대한 제조 허용오차 (+/ -10%) 는 +/ -5% 의 Zdiff 변동을 유발하는데, 이것이 바로 제어된 임피던스 팹이 실제 적층 두께를 측정하는 이유입니다.

임피던스를 얼마나 정확하게 계산해야 할까요?

인터페이스에 따라 다름: USB 2.0은 +/ -15% Zdiff를 견딜 수 있고, USB 3.0/PCIe Gen3에는 +/ -10% 가 필요하며, PCIe Gen4/5 및 USB4에는 +/ -7% 가 필요합니다.IBIS-AMI 시뮬레이션 데이터에 따르면 임피던스 오류가 5% 일 때마다 10Gbps 이상에서 비트 오류율이 2-3% 증가합니다.프로덕션의 경우 계산 불확실성과 팹 변동을 고려하여 3% 의 설계 마진을 추가하십시오.

Shop Components

As an Amazon Associate we earn from qualifying purchases.

PCB Manufacturing (JLCPCB)

Affordable PCB fabrication with controlled impedance options

JLCPCB →

FR4 Copper Clad Laminate

FR4 laminate sheets for custom PCB prototyping

Amazon →

Thermal Paste

Thermal interface material for component heat management