PCB

PCB 크로스토크 계산기

PCB 레이아웃의 신호 무결성 분석을 위한 PCB 트레이스 크로스토크 커플링 계수, NEXT, FEXT 및 임계 커플링 길이를 추정합니다.

Loading calculator...

공식

Kb ≈ K/2, NEXT = Kb × min(1, L/L_crit), FEXT ∝ Kf × L/v/T_r

K— 커플링 계수 W/ (W+S) ·e^ (−S/h)

Kb— 역방향 결합 계수

Kf— 순방향 커플링 (짝수/홀수 모드 비대칭)

L— 병렬 트레이스 길이 (mm)

L_crit— 임계 길이 (λ/4) (mm)

작동 방식

PCB 크로스토크 계산기는 고속 디지털, DDR 메모리 및 멀티기가비트 인터페이스의 신호 무결성 검증에 필수적인 인접 트레이스 간의 용량성 및 유도성 커플링을 계산합니다.신호 무결성 엔지니어는 이를 사용하여 크로스토크를 USB 3.0에서 요구하는 -40dB (1% 커플링) 미만, PCIe Gen4/5의 경우 -50dB 미만으로 유지합니다.

Johnson/Graham의 '고속 디지털 설계'에 따르면 누화는 용량성 결합 (전기장, dV/dt 종속) 과 유도성 결합 (자기장, Di/dt 의존) 이라는 두 가지 메커니즘을 통해 발생합니다.근거리 누화 (NEXT) 는 두 메커니즘을 모두 합한 것이고, 원거리 누화 (FEXT) 에는 부분 상쇄가 있습니다.총 NEXT 총계는 대략 (C_m x Z0 + L_m/z0) x 길이 x f입니다. 여기서 C_m과 L_m은 단위 길이당 상호 커패시턴스 및 인덕턴스입니다.

IPC-2141A '3W 규칙'에 따르면 트레이스 폭이 3배인 트레이스 간격은 엣지-투-엣지 라우팅 (0W 간격) 에 비해 약 70% 의 크로스토크 감소를 달성합니다.'3H 규칙' (간격 = 지상 3배 높이) 은 대부분의 디지털 신호에 충분한 -40dB 절연을 제공합니다.중요한 신호 (클록, 레퍼런스) 의 경우 -50dB 절연을 위해 5H 간격을 사용하십시오.

크로스토크는 주파수 및 병렬 실행 길이에 따라 선형적으로 증가합니다.1GHz에서 FR4에서 0.5mm 간격으로 100mm 병렬 실행이 발생하면 약 -35dB의 크로스토크가 발생하고, 5GHz에서는 -25dB가 발생합니다.이러한 주파수 의존성 때문에 5Gbps 이상의 인터페이스에서 크로스토크는 주로 신호 무결성 문제로 작용하며, 종종 비아 및 커넥터 불연속성을 초과합니다.

계산 예제

문제: 1GHz에서 FR4에 있는 두 50옴 마이크로스트립 트레이스 (H=접지까지 0.2mm, W=0.3mm, S=0.5mm 간격, 50mm 병렬 길이) 간의 누화를 계산합니다.

존슨/그레이엄에 따른 솔루션: 1.상호 커패시턴스 추정치: S/H=2.5 지오메트리의 경우 C_m 약 0.1-0.2 pf/cm = 0.15 PF/cm = 15 FF/mm 2.상호 인덕턴스 추정치: L_m 약 0.5-1.0 NH/cm = 0.08 NH/mm 3.다음 계수: K_b = (C_m x Z0 + L_m/z0)/4 = (15e-15 x 50 + 0.08e-9/50)/4 = (7.5e-13 + 1.6e-12)/4 = 5.8e-13 4.다음 전압 비율: 대략 (k_b x 2 x pi x f x 2 x 길이) = 5.8e-13 x 6.28e9 x 0.1 = 3.6e-4 5.다음 (dB): 20 x log10 (3.6e-4) = -69 데시벨

대체 간략한 추정치: S=3H (양호한 절연) 일 때 NEXT는 병렬 실행 인치당 약 -45dB입니다. 50mm는 2인치이므로 다음은 약 -45+ 6 = -39dB입니다.대부분의 디지털 신호에 사용할 수 있습니다 (임계값 -30dB 미만).

실용적인 팁

✓디지털 신호에 최소 3W 규칙 적용 — 트레이스 간격 = 3x 트레이스 폭은 -40dB 격리를 제공합니다.DDR 주소/명령의 경우 2W를 사용하고, 클록 쌍의 경우 JEDEC 지침에 따라 5W를 사용합니다.
✓인접한 레이어에 직교로 라우팅 — 수직 트레이스는 상호 인덕턴스가 거의 0에 가까워 IPC-2141A 섹션 4.2.7에 따라 레이어 간 크로스토크를 무시할 수 있는 수준으로 줄입니다.
✓민감한 신호에는 스트립라인 (매립층) 을 사용하십시오. 두 번째 접지면은 필드 제한으로 인해 Johnson/Graham의 마이크로스트립보다 6-10dB 더 나은 절연을 제공합니다.

흔한 실수

✗크로스토크는 주파수에 따라 확장된다는 점을 무시하고 1GHz에서 통과하는 설계는 5GHz x 14dB에서 실패합니다.Johnson/Graham의 경우 항상 신호 고조파가 가장 높은 상태 (클럭 주파수의 3~5차 고조파) 로 분석하십시오.
✗민감한 신호를 잡음이 있는 공격자와 병렬로 라우팅하기 — 크로스토크는 병렬 길이에 비례합니다. 병렬 런을 100mm에서 10mm로 줄이면 절연 성능이 20dB 향상됩니다.직교 라우팅은 커플링을 제거합니다.
✗가드 트레이스가 항상 도움이 된다고 가정하면 종료되지 않은 가드 트레이스는 특정 주파수에서 공진하여 크로스토크를 증가시킬 수 있습니다.IPC-2141A 기준에 따르면 그라운드 가드는 10mm마다 이를 통해 지상면까지 추적합니다.

자주 묻는 질문

PCB 누화의 주요 원인은 무엇입니까?

전자기 결합 — 용량성 (트레이스 사이의 전기장) 및 유도성 (전류 루프의 자기장).Johnson/Graham에 따르면 두 메커니즘 모두 50ohm 임피던스에서 거의 동일하게 기여합니다.임피던스가 높으면 커패시티브가 우세하고, 임피던스가 낮으면 유도성이 우세합니다.트레이스 간격을 2H에서 3H로 줄이면 둘 다 약 60% 감소합니다.

크로스토크를 어떻게 최소화할 수 있습니까?

IPC-2141A 당 4가지 방법: (1) 간격 늘리기 — 3H 규칙은 -40dB, 5H는 -50dB를 제공합니다. (2) 병렬 길이 감소 — 길이 50% 감소 = 6dB 향상. (3) 접지된 가드 트레이스 추가 — 6-10dB 추가 절연 제공. (4) 마이크로스트립 대신 스트립라인 사용 — 두 번째 접지면으로부터 6-10dB 격리 추가

크로스토크는 어떤 신호 주파수에서 중요해집니까?

커플링이 노이즈 마진을 초과하는 경우 — 일반적으로 병렬 길이가 > lambda/10인 주파수에서50mm 트레이스의 경우 300MHz 이상에서는 크로스토크가 크게 나타납니다.USB-IF 사양에 따라 USB 3.0 (5Gbps) 이상에서는 크로스토크 분석이 필수입니다.10Gbps 이상에서는 크로스토크가 불연속성을 통해 초과되는 경우가 많습니다.

넥스트와 펙트의 차이점은 무엇인가요?

NEXT (근거리) 는 소스 측에서 발생하고 FEXT (원거리) 는 수신기 쪽에서 발생합니다.다음 = (C_m x Z0 + L_m/z0) /4; FEXT = (C_m x Z0 - L_m/z0) /2 x 길이/속도.동종 전송선 (스트립라인) 에서 L_m/Z0은 대략 C_m x Z0이므로 FEXT는 0에 가까워집니다. 이것이 Johnson/Graham의 경우 장거리 병렬 실행에 스트립라인이 선호되는 이유입니다.

크로스토크는 EMC 규정 준수에 어떤 영향을 미칩니까?

크로스토크는 케이블에서 방출될 수 있는 노이즈를 발생시킵니다.Henry Ott의 'EMC 엔지니어링'에 따르면 I/O 라인에 -30dB 크로스토크를 가하면 해당 주파수에서 복사 방출량이 10dB까지 증가할 수 있으며, 이는 잠재적으로 CISPR 22/32 제한을 위반할 수 있습니다.노이즈 신호 (클록, SMPS) 를 I/O 트레이스로부터 보호하여 크로스토크로 인한 EMI 장애를 방지합니다.

Shop Components

As an Amazon Associate we earn from qualifying purchases.

PCB Manufacturing (JLCPCB)

Affordable PCB fabrication with controlled impedance options

JLCPCB →

FR4 Copper Clad Laminate

FR4 laminate sheets for custom PCB prototyping

Amazon →

Thermal Paste

Thermal interface material for component heat management