Skip to content
RFrftools.io
RF

동일 평면 도파관 계산기 (CPW 및 GCPW)

CPW 및 접지된 CPW (GCPW/CBCPW) 에 대한 동일 평면 도파관 임피던스를 계산합니다.50Ω에 대한 Z, 유효 유전상수, 전파 지연 및 갭 폭을 구합니다.

Loading calculator...

공식

Z0GCPW=60πεr,eff[K(k)K(k′)+K(k3)K(k3′)],Z0CPW=30πεr,eff⋅K(k′)K(k),k=WW+2GZ_0^{GCPW} = \frac{60\pi}{\sqrt{\varepsilon_{r,eff}}\left[\frac{K(k)}{K(k')} + \frac{K(k_3)}{K(k_3')}\right]}, \qquad Z_0^{CPW} = \frac{30\pi}{\sqrt{\varepsilon_{r,eff}}}\cdot\frac{K(k')}{K(k)}, \quad k=\frac{W}{W+2G}

참고: R. N. Simons, "Coplanar Waveguide Circuits, Components and Systems", Wiley 2001, ch. 2

Z₀— Characteristic impedance (Ω)
W— Centre conductor width (mm)
G— Gap to coplanar ground (mm)
h— Substrate height (mm)
K(k)— Complete elliptic integral of the first kind
εr_eff— Effective dielectric constant

작동 방식

동일 평면 도파관 (CPW) 은 신호 컨덕터와 그 반환 접지를 두 개의 좁은 간격으로 구분된 동일 구리 층에 배치합니다.이 한 번의 변경으로 마이크로스트립이 고주파에서 겪는 몇 가지 문제가 해결됩니다. 즉, 복귀 전류는 기판 두께가 떨어져 있지 않고 마이크로미터 떨어진 곳에 머물고, 필드는 간극에 단단히 묶여 있으며, 라미네이트의 두께에 따라 임피던스가 멈춥니다.

폐쇄형 솔루션은 등각 매핑에서 비롯됩니다.횡단면을 변환하면 어색한 3도체 형상이 평행판 커패시터로 바뀌고 전체 임피던스는 완전한 타원 적분의 한 비율에서 벗어납니다.

Z_0 =\ frac {30\ pi} {\ sqrt {\ varepsilon_ {r, eff}}\ cdot\ frac {K (k')},\ qquad k =\ frac {W} {W + 2G}

여기서 WW는 중심 컨덕터 폭이고, GG는 각 동일 평면 그라운드와의 간격이며, $k' =\ sqrt {1-k^2} $입니다.누락된 점에 주목하세요. 기판 높이가 아무 곳에도 나타나지 않는다는 것입니다.무한히 두꺼운 기판에서의 이상적인 CPW의 경우 임피던스는 비율 $W/ (W+2G) $에만 의존합니다. 전체 단면을 위 또는 아래로 스케일링하면 Z0Z_0는 움직이지 않습니다.

접지형 CPW

실제로 무한히 두꺼운 기판 위에 제작하는 사람은 아무도 없습니다. 대부분의 설계에서는 반대쪽에 접지면을 추가하여 열을 전달하고 나머지 보드에 견고한 레퍼런스를 제공합니다.이것이 바로 GCPW 또는 도체 지지형 CPW라고도 하는 접지형 CPW입니다.백킹 플레인은 일부 필드를 기판 안으로 끌어당겨 유효 유전율을 높이고 임피던스를 낮춥니다.

 varepsilonr,eff= frac1+ varepsilonrq1+q, qquadq= fracK(k3)/K(k′)K(k)/K(k′)\ varepsilon_ {r, eff} =\ frac {1 +\ varepsilon_r q} {1 + q},\ qquad q =\ frac {K (k_3) /K (k')} {K (k) /K (k')}

$k_3 =\ tanh (\ pi W/4h)/\ tanh (\ pi (W+2G) /4h) $와 함께.기질이 두꺼워지면 k3 tokk_3\ to k, q to1q\ to 1가 되고 표현식은 다시  varepsilonr,eff=(1+ varepsilonr)/2\ varepsilon_ {r, eff} = (1+\ varepsilon_r) /2로 축소됩니다. 이는 근거가 없는 CPW 답입니다.이 한도는 모든 CPW 도구에서 온전성을 검사하는 데 유용합니다.

구리 두께는 두 배로 중요합니다.

CPW에서 유한 금속 두께는 차원이 다른 디테일이 아닙니다.측벽은 스트립을 넓히고 간격을 좁히므로 Z0Z_0가 낮아집니다. 이 정도는 표준입니다.$\ varepsilon_ {r, eff} $에 미치는 영향을 모델링하는 경우는 드뭅니다. 스트립 측벽은 기판 표면의 위쪽을 가로질러 지면 측벽을 향하므로 추가된 커패시턴스가 공기 중에 유입됩니다.이렇게 하면 공기 및 기판 커패시턴스가 절대 양만큼 증가하므로 $\ varepsilon_ {r, eff} $가 아래로 당겨집니다.

효과가 큽니다.0.3mm 간격의 구리 1온스에서는 약 3.5% 의 가치가 있고, 0.15mm 간격의 2온스에서는 13% 이상의 가치가 있습니다.두께가 0인 공식은 이 모든 것을 놓치고 오류가 전파 지연과 유도 파장으로 곧바로 전파됩니다.

중요한 체제

접지된 CPW는 동일 평면상의 지면이 우세한 경우에만 CPW처럼 동작합니다.간격이 기판 높이보다 훨씬 커지면 대부분의 필드 라인이 대신 백킹 평면에서 끝나고 구조물은 양쪽에 쓸모없는 구리가 있는 마이크로스트립으로 조용히 변합니다.CPW 범위를 유지하려면 간격을 기판 높이와 비슷하거나 더 작게 유지하십시오.

또 다른 실제 요구 사항은 스티칭입니다.동일 평면의 접지와 백킹 플레인은 평행 플레이트 캐비티를 형성하며, 기판 가장자리에서만 연결된 경우 해당 캐비티가 밴드 내 어딘가에서 공명하게 됩니다.선 양쪽에 줄지어 늘어선 비아가 두 접지를 합쳐 캐비티 모드를 작동 주파수 이상으로 밀어냅니다.

계산 예제

문제: 1온스 구리를 사용하여 로저스 RO4003C (er = 3.55, h = 0.508mm/20mil) 에 6GHz 프런트 엔드용으로 50옴 접지 CPW를 설계하십시오.

1단계 - 중심 도체 폭을 선택합니다.W = 1.0mm에서 시작하세요. 최소 피처인 0.1mm보다 넓고 도체 손실을 낮게 유지할 수 있을 만큼 넓습니다.

2단계 - G = 0.3mm의 시험 간격에 대한 이상적인 탄성률을 계산합니다. k = W/ (W + 2G) = 1.0/ (1.0 + 0.6) = 0.625 k' = sqrt (1 - 0.625^2) = 0.7806

3단계 - 타원 비율.k = 0.625의 경우 K (k) /K (k') = 0.90369입니다.백킹 플레인은 두 번째 계수 k3 = 탄 (pi*W/4h) /탄 (pi* (W+2G) /4h) = 0.92620에 기여하며, K (k3) /K (k3') = 1.47944가 됩니다.

4단계 - 두께가 0인 상태에서의 유효 유전율.q = 1.47944/0.90369 = 1.63712인 경우: er_eff = (1 + 3.55*1.63712)/(1 + 1.63712) = 2.583 Z0 = (eta0/2)/(sqrt (2.583) (0.90369 + 1.47944)) = 188.365/ (1.6072 2.38313) = 49.18 옴

5단계 - 구리를 넣으세요. 35um의 금속은 두 가지 역할을 합니다.측벽은 스트립을 넓히고 간격을 좁혀 임피던스를 낮춥니다. 그리고 측벽과 측벽의 커패시턴스가 기판 위의 공기 중에 위치하여 er_eff를 2.583에서 2.501로 낮춥니다.종합하면 다음과 같습니다. Z0 = 48.14옴 여기서 er_eff 시프트를 무시하면 유효 유전율이 약 3% 과장되고 그에 따른 전파 지연이 과장됩니다.

6단계 - 약간 낮음간격을 넓히면 동일 평면 접지와의 결합이 줄어들고 임피던스가 증가합니다. 솔버는 정확히 50ohm에 대해 G = 0.414mm라고 보고합니다.제작 가능한 0.45mm로 반올림하고 다시 확인해 보십시오. Z0 = 50.44옴, 1% 윈도우 내에서 말이죠.

7단계 - 정량을 확인하세요.g/h = 0.45/0.508 = 0.89로 1보다 훨씬 낮기 때문에 동일평면상의 지면이 여전히 우세하며 이는 위장된 마이크로스트립이 아닌 진정한 CPW입니다.

8단계 - 스티칭 비아.6GHz에서 유도 파장은 약 31mm이므로 람다/20은 1.5mm입니다.접지 비아를 양쪽 아래로 1.0~1.5mm마다 배치하고 커넥터 시작 후 몇 밀리미터 이내에 0.5mm까지 조입니다.

실용적인 팁

  • ✓모든 테이퍼, 벤드 및 패드 전환에서 폭-간격 비율을 일정하게 유지하십시오. 이는 절대 치수가 아니라 임피던스를 보존하는 것입니다.
  • ✓동일 평면상의 접지가 커넥터의 외부 접점과 자연스럽게 일직선이 되기 때문에 일반적으로 접지된 CPW가 커넥터에서 더 나은 론치 구조입니다.
  • ✓갭 허용오차가 허용하는 가장 넓은 중심 도체를 사용하십시오.도체 손실은 폭에 따라 감소하며, 에칭 허용 오차는 폭과 간격 모두에서 더 작은 부분이 됩니다.
  • ✓스티칭 비아를 파장의 20분의 1 또는 가장 높은 관심 주파수에 더 가깝게 배치하고 불연속점 근처의 간격을 좁힙니다.
  • ✓얇은 기판에서는 접지된 CPW가 어떤 제품을 구매하는지 확인하십시오.약 0.2mm 미만에서는 간격에 관계없이 백킹 플레인이 우세하며 일반 마이크로스트립은 제작이 더 간단합니다.
  • ✓저손실 라미네이트의 표면 거칠기를 관찰하십시오.CPW는 갭 에지에 전류를 집중시키므로 마이크로스트립보다 엣지 거칠기 비용이 더 많이 듭니다.

흔한 실수

  • ✗접지된 CPW의 기판 높이보다 간격이 훨씬 넓어지도록 합니다.그러면 백킹 플레인이 우세하고 선이 실제로는 마이크로스트립으로 되어 있습니다. CPW 공식은 측정값과 수십 퍼센트 차이가 날 수 있습니다.
  • ✗동일 평면 그라운드와 백킹 플레인 사이의 스티칭 비아 생략이 둘은 평행판 같은 캐비티를 형성하는데, 이 캐비티는 밴드 안에서 공명하며 S21에서는 설명할 수 없는 날카로운 흡인 것처럼 보입니다.
  • ✗마이크로스트립과 마찬가지로 기판 두께에 따라 임피던스가 조정된다고 가정합니다.비접지 CPW의 경우 두께에 거의 영향을 받지 않으며 폭과 간격의 비율만 중요합니다.
  • ✗구리 두께는 무시합니다.0.15mm 간격에서 1온스인 금속은 간격 너비의 4분의 1이며 두께 보정을 무시하면 임피던스를 몇 퍼센트 과대평가하게 됩니다.
  • ✗간격을 비례적으로 좁히지 않고 중심 도체를 아래로 향하게 합니다.임피던스는 비율로 설정되므로 모든 테이퍼는 폭과 간격을 일정하게 유지해야 합니다. 그렇지 않으면 임피던스 불연속성이 발생합니다.

자주 묻는 질문

CPW는 트레이스의 양쪽 신호 레이어에만 접지됩니다.접지된 CPW (GCPW 또는 CBCPW) 는 기판 반대쪽에 평면을 추가합니다.백킹 플레인은 임피던스를 낮추고 유효 유전율을 높이며 열적 및 기계적 기준을 제공하지만 스티칭 비아로 억제해야 하는 병렬 플레이트 모드도 도입합니다.
복귀 경로는 트레이스 아래의 평면이 아니라 트레이스 옆의 동일평면상의 지면이기 때문입니다.필드는 폭-간격 비율로 설정되므로 두꺼운 기판에서는 전체 단면을 스케일링하고 동일한 임피던스를 유지할 수 있습니다.이는 두께가 주요 변수인 마이크로스트립과는 정반대입니다.
가장 높은 관심 주파수에서 파장의 20분의 1을 조이는 것이 일반적인 규칙입니다. 즉, 커넥터 론치 및 기타 불연속 지점 근처에서 조여집니다.비아는 동일 평면 그라운드를 백킹 플레인으로 단락시키고 평행판 캐비티 공진을 작동 대역 위로 밀어냅니다.
약 10GHz 이상에서는 50옴 마이크로스트립이 비실용적으로 넓은 트레이스가 필요한 두꺼운 기판이나 간편한 션트 부품 장착이 필요한 모든 곳에서 CPW를 사용하면 신호 바로 옆에 접지가 제공되므로 션트 부품에는 비아 인덕턴스가 거의 없습니다.
마이크로스트립의 경우보다 더 많은 기능을 제공하며 두 가지 다른 방식으로 제공됩니다.금속은 스트립을 넓히고 간격을 좁혀 임피던스를 낮춥니다.이와 별도로 측벽과 측벽 간 커패시턴스는 기판 위의 공기 중에 위치하며 유효 유전율을 낮춥니다. 0.3mm 간격에서 1oz에서는 약 3.5%, 0.15mm 간격에서는 2oz에서 13% 이상 감소합니다.두 번째 효과는 대부분의 계산기에서 생략하는 것으로, 바로 전파 지연과 유도 파장에 반영됩니다.

방법론 및 참고문헌

참고문헌

  • Coplanar Waveguide Circuits, Components and Systems, ch. 2 — R. N. Simons, Wiley 2001
  • Transmission Line Design Handbook, §3.3 (coplanar lines) — B. C. Wadell, Artech House 1991
  • Handbook of Mathematical Functions, ch. 17 (elliptic integrals) — Abramowitz & Stegun, NBS 1964

Complete elliptic integrals are evaluated by the arithmetic-geometric mean, which converges quadratically to double precision. The grounded-CPW branch is checked against its own limit: as substrate height grows the result converges to the ungrounded CPW value, with εr_eff → (1 + εr)/2. Copper thickness is modelled on both quantities — it widens the strip and narrows the gap for Z₀, and its sidewall capacitance sits in air, which lowers εr_eff. Validated against a 2-D electrostatic solver (itself checked against the analytic zero-thickness result to 0.11%) across ½–2 oz copper and four geometries: εr_eff within 0.52%, impedance within about 1%.

고급 시뮬레이션 도구

S-Parameter Analysis Pipeline

Upload up to 4 Touchstone files and get insertion loss, return loss, group delay, TDR impedance profile, and passband ripple — all in one automated report.

PRO

Shop Components

As an Amazon Associate we earn from qualifying purchases.

SMA Connectors

Standard SMA RF connectors for board-to-cable connections

Amazon →

RF Coaxial Cables

Coaxial cable assemblies for RF signal routing

Amazon →

TinySA Spectrum Analyzer

Compact handheld spectrum analyzer for RF measurement up to 960 MHz

Amazon →

관련 계산기

RF

마이크로스트립 임피던스

해머스타드-젠슨 방정식을 사용하여 마이크로스트립 임피던스를 계산합니다.PCB 트레이스 설계를 위한 Z0, 유효 유전상수, 전파 지연을 구하십시오.무료로 즉시 결과를 얻을 수 있습니다.

PCB

제어된 Z

표면 마이크로스트립, 임베디드 마이크로스트립 및 스트립라인 PCB 트레이스의 특성 임피던스를 계산합니다.Z0, 유효 Er 및 목표 트레이스 너비를 구하십시오.무료로 즉시 결과를 얻을 수 있습니다.

RF

피부 깊이

모든 주파수에서 구리, 알루미늄 및 기타 전도체의 표면 깊이와 표면 저항을 계산합니다.RF 차폐 및 PCB 설계에 필수적입니다.무료로 즉시 결과를 얻을 수 있습니다.

RF

동축 임피던스

도체 치수에서 동축 케이블 특성 임피던스 (Z0), 커패시턴스, 미터당 인덕턴스 및 TE11 차단 주파수를 계산합니다.무료로 즉시 결과를 얻을 수 있습니다.