PDN 임피던스 분석기 및 디커플링 커패시터 옵티마이저

전력 공급망 임피던스는 PCB가 IC에 전류를 얼마나 깨끗하게 공급하는지를 결정합니다. 일반적인 목표는 IC 전류에 포함된 가장 높은 주파수까지 평탄한 Z_target을 유지하는 것입니다. |Z_PDN(f)|가 이를 넘는 주파수에서는 스위칭 전류로 인한 전압 강하가 성능을 떨어뜨리거나 논리 오류를 일으킵니다.

이 도구는 IC가 하나의 관측 포트에서 보는 임피던스를 병렬로 연결된 세 개의 가지로 모델링합니다.

1. 레귤레이터 — VRM 대역폭 위에서 유도성으로 바뀌는 DC 저항으로, 레귤레이터와 플레인 사이의 보드 인덕턴스와 직렬로 들어갑니다.
2. 디커플링 커패시터 — 각 MLCC는 직렬 공진 SRF = 1/(2π√LC)에서 임피던스가 최소(≈ ESR)가 되고, SRF 위에서는 유도성이 됩니다. 모든 커패시터는 포트에 집중된 것으로 취급하며, 보드 위 어디에 배치하는지는 모델링하지 않습니다.
3. 플레인 페어 캐비티 공진 — 전원 플레인과 그라운드 플레인은 2D 직사각형 캐비티를 이루며 f_mn = (c₀/2√ε_r)√((m/a)² + (n/b)²)에서 공진합니다. 포트가 각 모드를 보는 정도는 cos²(mπx/a)·cos²(nπy/b)에 비례하므로, 모드의 전압 마디에 있는 포트에서는 그 모드가 전혀 보이지 않습니다. 포트는 지정한 크기의 정사각형이며, 그 크기가 플레인의 확산 인덕턴스를 결정합니다.

유전 알고리즘은 7가지 표준 MLCC 값에 대해 정수 개의 커패시터 수를 탐색하여, 먼저 디커플링 대역 전체에서 최악의 |Z_PDN|/Z_target을 최소화합니다. 그다음, 그렇게 얻은 가장 낮은 피크로부터 0.1 dB 이내인 설계들 중에서, 예산으로 도달할 수 있는 주파수에서는 목표에, 도달할 수 없는 주파수에서는 하한값(예산 안의 설계가 달성할 수 있는 가장 낮은 |Z|)에 가장 가까운 설계를 선택합니다. 디커플링 대역은 스윕 시작부터 보드의 첫 번째 캐비티 모드의 0.8배까지이며, 스윕이 먼저 끝나면 스윕 끝까지입니다. 예산 안의 어떤 설계로도 목표 아래로 낮출 수 없는 주파수는 그 하한값과 함께 보고되며 판정에는 포함됩니다. 대역 위에서는 캐비티가 |Z|를 결정합니다. 포트에 집중시킨 커패시터는 캐비티 모드를 억제하도록 설계되지 않습니다. 이는 플레인 적층 구조와 커패시터 배치에 달려 있으며, 이 모델에는 포함되지 않습니다.

포트를 비워 두면 3분의 1 지점 (a/3, b/3)에 놓입니다. 그곳에서는 어떤 캐비티 모드도 전압 마디가 되지 않으므로 모든 모드가 플롯에 나타납니다. 흔히 쓰는 보드 중앙에서는 인덱스가 홀수인 모드가 모두 보이지 않습니다.