PCB

Calculadora de impedância controlada por PCB

Calcule a impedância característica para traços de microfita de superfície, microfita embutida e PCB listrada. Obtenha Z0, Er efetivo e largura de traço alvo. Resultados gratuitos e instantâneos.

Loading calculator...

Referência da Fórmula

Z_0 = \frac{Z_0^{air}}{\sqrt{\varepsilon_{eff}}},\qquad \varepsilon_{eff}^{covered} = 1 + q_f(\varepsilon_r - 1) + (1-q_f)\,q_c(\varepsilon_{rc} - 1),\qquad \frac{C_{stripline}}{\varepsilon_0\varepsilon_r} = \frac{4K(k)}{K(k')}

Ref: Hammerstad & Jensen, IEEE MTT-S 1980; stripline core verified against the field solver committed in src/lib/pcb/__tests__/solver. The covered-microstrip filling factors are fitted to a layered solve.

Z₀— Impedância característica (Ω)

εr— Constante dielétrica

εrc— Constante dielétrica da cobertura (microfita embutida)

q_f— Fração da energia que já está no substrato

q_c— Fração da energia restante captada pela cobertura

W— Largura do traço (mm)

Fórmula

Z_0 = \frac{Z_0^{air}}{\sqrt{\varepsilon_{eff}}},\qquad \varepsilon_{eff}^{covered} = 1 + q_f(\varepsilon_r - 1) + (1-q_f)\,q_c(\varepsilon_{rc} - 1),\qquad \frac{C_{stripline}}{\varepsilon_0\varepsilon_r} = \frac{4K(k)}{K(k')}

Referência: Hammerstad & Jensen, IEEE MTT-S 1980; stripline core verified against the field solver committed in src/lib/pcb/__tests__/solver. The covered-microstrip filling factors are fitted to a layered solve.

Z₀— Impedância característica (Ω)

εr— Constante dielétrica

εrc— Constante dielétrica da cobertura (microfita embutida)

q_f— Fração da energia que já está no substrato

q_c— Fração da energia restante captada pela cobertura

W— Largura do traço (mm)

h— Altura do substrato (mm)

b— Espaçamento entre planos, 2h no modo stripline (mm)

t— Espessura do cobre (mm)

K— Integral elíptica completa de primeira espécie

Como Funciona

A Calculadora de Impedância Controlada calcula PCB largura do traçopara a impedância característica do alvo (50/75/100 ohm) — essencial para front-ends de RF, interfaces digitais de alta velocidade e validação da integridade do sinal. Engenheiros de hardware e projetistas de PCB usam isso para evitar reflexos de sinal que degradam os diagramas oculares em 15 a 40% quando a incompatibilidade de impedância excede 10%.

De acordo com o IPC-2141A e o “Design digital de alta velocidade” da Johnson/Graham, a impedância do traçado depende da geometria (largura W, altura H acima do plano de referência) e da constante dielétrica (Er). As equações de Hammerstad-Jensen alcançam precisão de 1-2% em comparação com a simulação EM 3D para relações W/H entre 0,1 e 10. Para uma microfita de superfície, Z0 aumenta ~6 ohms por redução de 0,1 mm em largura do traçono FR4 padrão.

O Er do FR4 varia de 4,6 a 1 MHz a 4,2 a 5 GHz (modelo de dispersão Djordjevic-Sarkar). Essa mudança de 9% altera a impedância calculada em 4-5%, razão pela qual Rogers RO4350B (Er = 3,48 +/- 0,05, estável a 10 GHz) é preferido para projetos acima de 2 GHz. A tolerância padrão da fábrica é de +/- 10%; as fábricas de RF avançadas atingem +/- 5%.

Em frequências em que o comprimento do traço excede lambda/10, a incompatibilidade de impedância causa reflexões. Um traço de 50 ohms acionando uma carga de 75 ohms produz 20% de coeficiente de reflexão (VSWR 1,5:1, perda de retorno de 14 dB). De acordo com a “Engenharia de Microondas” da Pozar, isso reduz a eficiência de transferência de energia em 4% e cria ondas estacionárias que aumentam a diafonia em 3-6 dB em traços adjacentes.

Exemplo Resolvido

Projete uma microfita de 50 Ω ″ para um amplificador de potência Wi-Fi de 2,4 GHz em uma placa FR4 de 4 camadas: 0,1 mm pré-impregnado até o solo L2, 1 oz de cobre, εr = 4,3.

Resolver a geometria da microfita de superfície para 50 Ω dá:

W = 0,1644 mm (6,5 mil), o que dá 49,99 Ω nessa largura arredondada εeff = 3.268 atraso de propagação = 6,026 ps/mm

A permissividade efetiva está bem abaixo dos 4,3 do substrato porque um traço de superfície mantém parte de seu campo no ar acima dele. O mesmo traço enterrado como uma faixa teria 4,3 pontos completos e se propagaria mais lentamente — 6,9 ps/mm para a caixa listrada contra 6,0 ps/mm aqui.

A espessura do cobre não é um detalhe arredondado nessa geometria. Os 35 µm de cobre ampliam o traço eletricamente, e um modelo que o ignora coloca a largura de 50 Ω ″ em torno de 0,19 mm — um erro de 15% na dimensão que você envia ao fabricante, tudo na direção que reduz a impedância da placa.

Tolerância: uma loja típica de giro rápido cita ± 10% em impedância controlada. Em +10% (55 Ω em um sistema 50 Ω ), o VSWR é de 1,10:1 e a perda de retorno 26 dB, o que é confortável para a maioria dos trabalhos de RF. Observe o desenho de fabricação como: 'L1 microstrip W = 0,164 mm, Z0 = 50 Ω ± 10% '.

Duas ramificações desta calculadora mudaram materialmente. O modo de microfita incorporada usava anteriormente εeff = εr(1 − e^(−1.55·hc/h)), , no qual a permissividade da capa nunca aparecia e a permissividade efetiva ficava abaixo de 1 para qualquer máscara de solda realista — na largura de traço padrão que acionava um protetor e a calculadora retornava 0,00 Ω. . O modo stripline usava um logaritmo de traço estreito que também retornava 0 Ω para traços largos. Ambos agora chamam o mecanismo compartilhado, cujo núcleo triplo é a solução exata de mapeamento conforme.

Dicas Práticas

✓Verifique o empilhamento da fábrica antes do design: JLC, PCBWay e OSHPark publicam espessuras exatas de Er e de camada. As suposições genéricas do FR4 causam erros de impedância de 5 a 10%.
✓Adicione o cupom de impedância TDR ao pacote Gerber — sem ele, a fábrica não pode verificar a conformidade e as falhas não são rastreáveis de acordo com o IPC-TM-650 2.5.5.7.
✓Use a regra de 3W (espaçamento = 3x a largura do traço) entre os traços de impedância controlada para manter a diafonia abaixo de -40 dB de acordo com a Seção 4.2.6 do IPC-2141A.

Erros Comuns

✗Usar o valor Er de 1 MHz (4,6) em frequências de GHz causa um erro de impedância de 8 a 12%. Sempre use Er com correção de frequência: 4,4 a 1 GHz, 4,2 a 5 GHz de acordo com o modelo Djordjevic-Sarkar.
✗Ignorando o efeito da espessura do cobre — passar de 0,5 onças para 2 onças de cobre muda a impedância em 3-5 ohms devido ao aumento efetivo da largura, de acordo com a Tabela 4-1 do IPC-2141A.
✗Traços de impedância controlados por roteamento em planos de terra divididos — a descontinuidade aumenta a impedância em 15 a 30% e a perda de retorno diminui em 6 a 10 dB (Johnson/Graham Cap. 8).

Perguntas Frequentes

O que é impedância controlada?

A impedância controlada garante que os traços de PCB tenham uma impedância característica específica (normalmente 50 ohm para RF, diferencial de 100 ohms para USB/PCIe). De acordo com o IPC-2141A, isso evita reflexões de sinal quando o comprimento do traço excede lambda/10 — aproximadamente 15 mm a 1 GHz no FR4. A impedância não controlada causa uma degradação de 15 a 40% do diagrama ocular em interfaces de alta velocidade.

Por que 50 ohms é um alvo de impedância comum?

50 ohms equilibra o manuseio de energia (máximo a 30 ohm) e a perda mínima (a 77 ohms) por derivação de Pozar. Ele combina conectores de RF padrão (SMA, tipo N) e equipamentos de teste. Para cabos coaxiais, 50 ohms fornecem 86% da capacidade máxima de potência e atingem 93% da atenuação mínima — um compromisso de engenharia ideal adotado pelos padrões MIL-STD e IEEE.

Como o material do substrato afeta a impedância?

A constante dielétrica (Er) define diretamente a impedância: Z0 é proporcional a 1/sqrt(Er_eff). FR4 (Er=4,3) requer 0,19 mm de largura de traço para 50 ohm; Rogers RO4350B (Er=3,48) requer 0,24 mm. Os materiais Rogers mantêm Er dentro de +/- 1,5% a 10 GHz versus a variação de +/- 8% do FR4, e é por isso que eles são especificados para aplicações de >2 GHz de acordo com IPC-4101.

A impedância pode mudar com a frequência?

Sim — Er diminui 9% de 1 MHz para 5 GHz no FR4 (modelo Djordjevic-Sarkar), mudando a impedância em 4-5%. Além disso, o efeito de pele aumenta a perda do condutor de 0,1 dB/cm a 1 GHz para 0,5 dB/cm a 5 GHz, aumentando efetivamente a impedância pela tangente de perda. Use cálculos corrigidos de frequência para projetos acima de 500 MHz.

Quais ferramentas ajudam a calcular a impedância do PCB?

Esta calculadora usa as equações de Hammerstad-Jensen (precisão de 1-2% por validação IEEE MTT-S). Para geometrias complexas (por meio de transições, curvas, linhas acopladas), use solucionadores de campo 2.5D como Polar SI9000, HyperLynx ou ferramentas gratuitas como o AppCAD. A simulação 3D EM (CST, HFSS) é necessária para projetos de tolerância de +/- 3% de acordo com o Apêndice A do IPC-2141A

Ferramentas de Simulação Avançadas

PDN Impedance Analyzer & Decoupling Capacitor Optimizer

Choose decoupling capacitors for a PCB power delivery network. Enter the plane pair, the regulator and a flat target impedance, and a genetic algorithm finds the capacitor mix that keeps Z_PDN lowest across the decoupling band, which ends at 0.8 × the board's first cavity mode. Above the band the plane-pair cavity sets the impedance; the plot shows its resonances as one observation port sees them, with every capacitor lumped at that port.

Shop Components

As an Amazon Associate we earn from qualifying purchases.

PCB Manufacturing (JLCPCB)

Affordable PCB fabrication with controlled impedance options

JLCPCB →

FR4 Copper Clad Laminate

FR4 laminate sheets for custom PCB prototyping

Amazon →

Thermal Paste

Thermal interface material for component heat management

Amazon →

Calculadoras relacionadas

Impedância de microfita

Calcule a impedância da microfita usando as equações de Hammerstad-Jensen. Obtenha Z0, constante dielétrica efetiva e atraso de propagação para o projeto de trilhas de PCB. Resultados gratuitos e instantâneos.

PCB

Par diferencial

Calcule Zdiff e Zcommon para pares de microfitas com borda acoplada. Crie pares diferenciais USB, HDMI e Ethernet com impedância no modo ímpar/par. Resultados gratuitos e instantâneos.

PCB

Resistência ao traço

Calcule a resistência DC do traço de cobre do PCB a partir da largura, comprimento, espessura e temperatura. Obtenha a resistência da folha e o coeficiente de temperatura. Resultados gratuitos e instantâneos.

PCB

Linha de faixa acoplada com bordas

Calcule a impedância diferencial, de modo comum, de modo ímpar e par para um par diferencial acoplado a arestas centrado entre dois planos de referência. Solução exata de mapeamento conforme, não um ajuste empírico.