Skip to content
RFrftools.io
PCB

Calculadora de indutância de trilha de PCB

Calcule a indutância parasitária do traço de PCB usando a fórmula de Ruehli. Obtenha indutância por unidade de comprimento e impedância em 100 MHz e 1 GHz. Resultados gratuitos e instantâneos.

Loading calculator...

Fórmula

L=(mu0l/2π)×[ln(2l/(w+t))+0.5+(w+t)/(3l)]L = (mu_0l / 2π) × [ln(2l/(w+t)) + 0.5 + (w+t)/(3l)]
L— Indutância (H)
mu_0— Permeability of free space (H/m)
l— Comprimento do traço (m)
w— Largura do traço (m)
t— Espessura do cobre (m)

Como Funciona

A calculadora de indutância de trilha de PCB calcula a autoindutância parcial de uma trilha reta de seção retangular a partir do comprimento, da largura e da espessura do cobre — essencial para o projeto da rede de distribuição de energia (PDN), o posicionamento do capacitor de desacoplamento e a integridade de sinal em alta frequência. A indutância parcial é a parcela com que a própria trilha contribui para a indutância do laço por onde sua corrente circula; a 100 MHz, cada nanohenry dela entre um capacitor e um pino de CI acrescenta 0,63 Ω de reatância. A calculadora modela a trilha isoladamente: não há entrada para a altura acima de um plano de terra, por isso ela dá o mesmo resultado para uma microfita, uma stripline ou uma trilha sem plano algum.

Ela usa a fórmula fechada de Ruehli para um condutor retangular: L=μ0l2π[ln⁡2lw+t+0.5+w+t3l]L = \frac{\mu_0 l}{2\pi}\left[\ln\frac{2l}{w+t} + 0.5 + \frac{w+t}{3l}\right], onde l é o comprimento da trilha, w a largura da trilha e t a espessura do cobre. Uma trilha de 50 mm, com 0,3 mm de largura em cobre de 1 oz (35 µm), chega a 62,0 nH, ou 1,24 nH/mm. A 100 MHz, isso corresponde a 39,0 Ω de reatância, muito acima da resistência CC da trilha, de 82 mΩ.

A indutância domina a impedância de uma trilha acima da frequência de cruzamento fc=R/(2πL)f_c = R/(2\pi L), onde R é a resistência CC. Em cobre de 1 oz, ela fica em cerca de 210 kHz para a trilha de 50 mm e 0,3 mm acima, 50 kHz para a trilha de alimentação de 30 mm e 2 mm do exemplo resolvido e 395 kHz para a trilha padrão da calculadora, de 10 mm e 0,2 mm. Acima dela, encurtar uma trilha ou acrescentar caminhos paralelos (áreas de cobre) reduz mais a impedância do que alargá-la: a largura só entra pelo logaritmo, enquanto cada caminho paralelo divide a indutância, desde que os caminhos estejam afastados o suficiente para que a indutância mútua entre eles seja pequena.

A indutância de laço é outra grandeza, e a calculadora não a informa. A corrente de uma trilha retorna pelo plano de referência logo abaixo, e o que determina o ground bounce e as emissões irradiadas é a indutância do laço inteiro: quanto mais próximo o plano, mais do campo da trilha a corrente de retorno cancela. Por unidade de comprimento, a indutância de laço de uma microfita é L′=Z0εeff/cL' = Z_0\sqrt{\varepsilon_{eff}}/c, ou seja, sua impedância vezes seu atraso de propagação por unidade de comprimento, dois valores que a calculadora de impedância de microfita fornece. Para a trilha de 0,3 mm acima, isso dá 0,62 nH/mm com o plano 1 mm abaixo e 0,22 nH/mm a 0,1 mm, uma redução de 65%, contra 1,24 nH/mm de indutância parcial. Para uma trilha muito mais larga do que sua altura acima do plano, L′≈μ0h/wL' \approx \mu_0 h/w é uma estimativa rápida, como no exemplo resolvido; ela resulta um pouco alta porque ignora o campo de borda. É por isso que projetos de impedância controlada colocam as camadas de sinal junto aos planos de terra.

Exemplo Resolvido

Problema: calcule a indutância de uma trilha de alimentação de 30 mm (2 mm de largura, cobre de 1 oz) que alimenta um FPGA de 1 GHz com uma demanda de corrente transitória de 3 A em 1 ns.

Solução segundo Ruehli (a fórmula que a calculadora usa):

  1. Parâmetros da trilha: l = 30 mm, w = 2 mm, t = 35 µm (1 oz)
  2. Indutância: L = (μ0 × l / 2π) × [ln(2l/(w+t)) + 0,5 + (w+t)/(3l)]
  3. L = 2e-7 × 0,03 × [ln(0,06/0,002035) + 0,5 + 0,002035/0,09] = 6e-9 × [3,384 + 0,5 + 0,023] = 6e-9 × 3,907 = 23,4 nH
  4. Por unidade de comprimento: 23,4 nH / 30 mm = 0,78 nH/mm; reatância a 1 GHz = 2π × 1e9 × 23,4e-9 = 147 Ω
  5. Queda de tensão: V = L × dI/dt = 23,4e-9 × 3/1e-9 = 70 V (!)

Análise: uma queda de 70 V é impossível numa fonte de 1 V — isso mostra por que o desacoplamento local é fundamental. A fórmula de Ruehli dá a indutância parcial da trilha isolada; um plano de terra 0,2 mm abaixo reduz a indutância de laço para cerca de μ0 × h/w = 0,13 nH/mm (3,8 nH em 30 mm), e mesmo assim a queda seria de 11 V. Com um capacitor de 10 µF fornecendo carga durante o transiente de 1 ns, a queda real é <50 mV. O capacitor de desacoplamento deve estar a menos de 10 mm dos pinos de alimentação do FPGA.

Dicas Práticas

  • ✓Use um plano de terra adjacente para cada camada de sinal — isso minimiza a indutância de laço: uma trilha de 0,3 mm tem cerca de 0,22 nH/mm com o plano 0,1 mm abaixo, contra 0,62 nH/mm a 1 mm (modelo de microfita). Isso é indutância de laço; a indutância parcial que a calculadora informa não depende do plano.
  • ✓Adicione costurando a cada 10 mm ao longo dos traços de potência — conecta-se aos planos de aterramento internos, fornecendo caminhos de retorno paralelos que reduzem a indutância efetiva em 30 a 50%.
  • ✓Para design de PDN: indutância do plano alvo <0,1 nH por polegada quadrada usando um espaçamento estreito entre potência e solo (<0,1 mm) de acordo com o “Design de sistema digital de alta velocidade” de Smith.

Erros Comuns

  • ✗Ignorar a indutância da trilha na distribuição de energia — a 100 MHz, uma trilha de 50 mm e 0,3 mm em cobre de 1 oz tem 39,0 Ω de reatância indutiva contra 82 mΩ de resistência CC. Acima de cerca de 210 kHz, quem define sua impedância é a indutância, não a resistência.
  • ✗Alargar uma trilha para reduzir sua indutância — a indutância parcial varia com ln(w + t), então dobrar a largura de uma trilha de 50 mm de 0,3 mm para 0,6 mm a reduz apenas de 62,0 nH para 55,6 nH, cerca de 10%. Encurtar a trilha, acrescentar um caminho paralelo bem afastado ou aproximar o plano de retorno surte muito mais efeito.
  • ✗Negligenciando a indutância do caminho de retorno — a indutância do circuito de um traçado de sinal inclui o caminho da corrente de retorno. Os slots ou divisões do plano terrestre podem dobrar a indutância de circuito e aumentar a EMI em 6 dB.

Perguntas Frequentes

A indutância cria ruído de tensão V = L x dI/dt. Para um sinal de 1A com borda de 1ns em traço de 20 nH, ruído = 20V — saturando claramente qualquer nível lógico. É por isso que capacitores desacoplados (fornecendo carga local) e traços curtos são essenciais. De acordo com o JEDEC, a indutância do PDN deve ser <10 nH para soquetes DDR4 DIMM.
Para a indutância parcial que esta calculadora informa: (1) Comprimento da trilha — cresce um pouco mais rápido que o linear, porque o logaritmo também cresce; levar uma trilha de 0,3 mm de 50 mm para 100 mm eleva a indutância de 62,0 nH para 137,9 nH, 2,2 vezes. (2) Largura e espessura do cobre — um efeito fraco, logarítmico, via ln(w + t); dobrar a largura a reduz em apenas 10%. A altura acima de um plano de terra não é uma entrada, mas domina a indutância de laço: aproximar o plano de 0,5 mm para 0,1 mm abaixo de uma trilha de 0,3 mm reduz essa indutância de 0,49 nH/mm para 0,22 nH/mm, cerca de 55%. Concentre-se em trilhas curtas e em um retorno próximo, não em alargar.
Não — todo condutor tem indutância. A indutância parcial de uma trilha isolada é de cerca de 1 nH/mm: a calculadora dá 9,9 nH para sua trilha padrão de 10 mm e 0,2 mm. Um plano de terra logo abaixo não muda esse valor, mas reduz a indutância de laço, para cerca de 0,22 nH/mm em uma trilha de 0,3 mm a 0,1 mm acima do plano, e menos ainda com trilhas mais largas sobre dielétricos mais finos. Um bom layout a torna pequena, nunca nula.
Ela altera a indutância de laço, não a indutância parcial que esta calculadora informa, que não tem entrada de altura. Sob uma trilha de 0,3 mm, aproximar o plano de 1 mm para 0,1 mm reduz a indutância de laço de 0,62 nH/mm para 0,22 nH/mm, cerca de 65%, pelo modelo de microfita de Hammerstad-Jensen. Esse é o principal benefício de um empilhamento de impedância controlada: o plano de referência próximo mantém a impedância estável e o laço de corrente pequeno, o que também melhora a EMC.
Segundo Johnson/Graham: aproximadamente 1 nH por mm de comprimento da via. Um orifício de passagem na placa de 1,6 mm tem 1,5-2,0 nH. Duas vias de aterramento adjacentes à via de sinal reduzem a indutância efetiva para 0,8-1,0 nH, fornecendo caminhos de retorno paralelos. A indutância via geralmente domina a indutância de traço em caminhos de alta velocidade.

Artigos Relacionados

Shop Components

As an Amazon Associate we earn from qualifying purchases.

PCB Manufacturing (JLCPCB)

Affordable PCB fabrication with controlled impedance options

FR4 Copper Clad Laminate

FR4 laminate sheets for custom PCB prototyping

Thermal Paste

Thermal interface material for component heat management

Calculadoras relacionadas