PCB

PCB-Lagenaufbau-Impedanzrechner

Berechnen Sie die Leiterbahnbreite für die Zielimpedanz in allen PCB-Lagenkonfigurationen. Wählen Sie Lagenanzahl, Dielektrikum und Kupfergewicht für 50 Ohm oder benutzerdefiniertes Z0. Kostenlose, sofortige Ergebnisse.

Loading calculator...

Formel

A = \frac{Z_0}{60}\sqrt{\frac{\varepsilon_r+1}{2}} + \frac{\varepsilon_r-1}{\varepsilon_r+1}\left(0.23+\frac{0.11}{\varepsilon_r}\right),\quad \frac{W}{H} = \frac{8e^A}{e^{2A}-2}

Referenz: Wheeler (1977); Pozar "Microwave Engineering" 4th ed.

Z₀— Charakteristische Zielimpedanz (Ω)

εᵣ— Dielektrizitätskonstante

A— Wheeler-Zwischenparameter

W/H— Verhältnis von Spurbreite zu Höhe

H— Dicke der dielektrischen Schicht (mm)

Wie es funktioniert

Der PCB Stackup Builder entwirft Schichtkonfigurationen für kontrollierte Impedanz und Signalintegrität — unverzichtbar für HF-Frontends, digitale Hochgeschwindigkeitsschnittstellen (DDR4/5, PCIe Gen4/5) und EMC-Konformität. Hardware-Ingenieure verwenden dies, um eine Impedanz von 50 Ohm (+/ -10%) zu erreichen und gleichzeitig eine Übersprechisolierung zwischen den Signalschichten von 6-10 dB aufrechtzuerhalten.

Gemäß IPC-2141A und Johnson/Grahams „High-Speed Digital Design“ bestimmt der Aufbau drei kritische Parameter: (1) charakteristische Impedanz anhand der Dielektrikumshöhe H und der Leiterbahnbreite W; (2) Übersprechen durch Signal-zu-Signal-Schichtabstand; (3) EMV-Leistung durch Platzierung der Boden-/Leistungsebene. Die Hammerstad-Jensen-Gleichungen erreichen eine Impedanzgenauigkeit von +/ -1% für W/H-Verhältnisse zwischen 0,1 und 10.

Die Dielektrizitätskonstante von FR4 variiert gemäß dem Djordjevic-Sarkar-Modell von 4,6 (1 MHz) bis 4,2 (5 GHz) — eine Verschiebung von 9%, die die berechnete Impedanz um 4-5% ändert. Rogers RO4350B behält bis 10 GHz den Wert Er = 3,48 +/ -1,5% bei, weshalb bei HF-Designs über 2 GHz Materialien mit kontrolliertem ER gemäß IPC-4101 verwendet werden. Die Standard-Fab-Toleranz beträgt +/- 10% Impedanz; moderne HF-Lüfter erreichen +/- 5%.

Die Ausbreitungsverzögerung zwischen Mikrostreifen (6,1 ps/mm bei FR4) und Streifenleitung (7,1 ps/mm) ist aufgrund des unterschiedlichen effektiven Er unterschiedlich. Bei DDR4 mit 3200 MT/s (312 ps UI) führt eine Diskrepanz von 10 mm zwischen den Leiterbahnen auf der äußeren und der inneren Schicht zu einer Verschiebung von 10 ps — 3% des Zeitbudgets. Bei der Längenanpassung muss die schichtspezifische Ausbreitungsgeschwindigkeit berücksichtigt werden.

Bearbeitetes Beispiel

Problem: Entwerfen Sie einen 4-lagigen Lagenaufbau für USB 3.0 (90-Ohm-Differenz) und WLAN 2,4 GHz (50-Ohm Single-Ended) auf derselben Platine im JLC-Standardverfahren.

Lösung pro IPC-2141A:

JLC 4-lagiger Standard: insgesamt 1,6 mm, L1-L2-Prepreg 0,1 mm, L2-L3-Kern 1,2 mm, L3-L4-Prepreg 0,1 mm
Schichtzuweisung: L1 = Signal (USB TX, WiFi RF), L2 = GND, L3 = VCC, L4 = Signal (USB RX)
Für 50-Ohm-Mikrostreifen auf L1 (H=0,1 mm, Er=4,3): W = 0,19 mm (7,5 mil) pro Hammerstad-Jensen
Für eine 90-Ohm-Differenz auf L1 (Zdiff = 2 x Zodd): S = 0,16 mm Abstand bei W = 0,12 mm
Überprüfen Sie anhand der TDR-Simulation oder der Fab-Capability-Tabelle
Übertragungsverzögerung L1:6,14 ps/mm; die Länge entspricht dem USB-Paar innerhalb von 0,82 mm für eine Schräglage von <5 ps

Tolle Hinweise: L1/L4-Mikrostreifen Z0=50 Ohm +/ -10%, Zdiff=90 Ohm +/ -10% gemäß IPC-2141A. Impedanzgutschein erforderlich. '

Praktische Tipps

✓Fragen Sie vor dem Entwurf den tatsächlichen Lagenaufbau bei der Fabrik an — JLC, PCBWay veröffentlichen die exakten Er- und Schichtdicken. Allgemeine Annahmen führen zu einem Impedanzfehler von 5 bis 10%, der möglicherweise nicht in der festgelegten Impedanzspezifikation liegt.
✓Verwenden Sie einen symmetrischen Lagenaufbau (S-G-G-S oder S-G-V-G-S) für 4/6-lagige Leiterplatten — eine ausgewogene Kupferverteilung verhindert Verformungen gemäß IPC-6012D und gewährleistet eine gleichbleibende Impedanz auf beiden Außenschichten.
✓Platzieren Sie die Grundplatte neben allen Signalschichten — laut Johnson/Graham minimiert dies die Schleifeninduktivität (0,4 nH/mm gegenüber 1,5 nH/mm) und bietet eine um 20 dB bessere EMV-Leistung.

Häufige Fehler

✗Bei Verwendung des generischen FR4 Er=4.5 für alle Frequenzen variiert Er um 9% zwischen 1 MHz und 5 GHz. Verwenden Sie frequenzkorrigierte Werte: Er=4,4 bei 1 GHz, 4,2 bei 5 GHz pro Djordjevic-Sarkar, oder geben Sie Controlled-ER-Material für >2 GHz an.
✗Platzierung von Hochgeschwindigkeitssignalen auf Schichten ohne angrenzenden Bodenbezug — Signale auf L2 mit L1 als Referenz und L3 als Leistung haben einen geteilten Rückweg, wodurch die EMI laut Henry Ott um 10-20 dB erhöht wird.
✗Bei der Impedanzberechnung wird die Kupferdicke ignoriert — 2 Unzen Kupfer (70 um) gegenüber 1 Unze (35 um) verschiebt sich die Impedanz aufgrund der effektiven Breitenvergrößerung gemäß IPC-2141A um 3—5 Ohm.

Häufig gestellte Fragen

Was ist die ideale Dielektrizitätskonstante für HF-Leiterplattenmaterialien?

Für HF über 2 GHz: Rogers RO4350B (Er=3,48, tan_delta=0,004) oder Isola I-Tera (Er=3,45). Ein niedrigeres Er ermöglicht breitere Leiterbahnen bei gleicher Impedanz, was die Fertigungsausbeute verbessert. Die Tangente mit geringem Verlust reduziert die Dämpfung: FR4 verliert 0,4-0,6 dB/cm bei 5 GHz; Rogers verliert 0,1-0,15 dB/cm. Der Kostenaufschlag beträgt das 3- bis 5-fache von FR4.

Wie wichtig ist die Leiterbahnbreite bei der Impedanzkontrolle?

Sehr — gemäß IPC-2141A variiert die Impedanz ungefähr um 1/W^0,5. Eine Variation der Breite um 10 µm auf einer 0,2 mm-Leiterbahn verschiebt die Impedanz um 2,5 Ohm (5%). Die Standardtoleranz beim Ätzen liegt bei +/-20 um; Lüfter mit kontrollierter Impedanz erreichen +/- 10 um. Geben Sie die Breite immer mit der Toleranz an: 'W = 0,19 +/-0,01mm'.

Kann ich Standard-FR4 für HF-Schaltungen verwenden?

Bis zu 2 GHz mit Vorsicht. FR4-Einschränkungen: (1) Er-Variation +/ -8% von Charge zu Charge; (2) Die Verlusttangente 0,02 verursacht einen Verlust von 0,5-1 dB/cm bei 5 GHz; (3) Die Feuchtigkeitsabsorption verschiebt Er um 2-3%. Verwenden Sie Rogers/Isola für Anwendungen mit mehr als 2 GHz oder Verlustempfindlichkeit. FR4 ist für 2,4-GHz-WLAN mit 10—15 mm Leiterbahnen akzeptabel.

Wie verifiziere ich die Leiterplatten-Lackup-Impedanz?

Drei Methoden pro IPC-TM-650: (1) TDR (Zeitbereichsreflektometrie) auf Impedanzcoupons — am genauesten, +/- 2%; (2) VNA-S-Parametermessung — erfordert Kalibriervorrichtungen; (3) Messung des Fertigungsquerschnitts der tatsächlichen Geometrie. Fordern Sie vom Hersteller einen TDR-Bericht für alle Leiterplatten mit kontrollierter Impedanz an.

Welchen Einfluss hat die Schichtdicke auf die Impedanz?

Laut Hammerstad-Jensen: Z0 variiert ungefähr als Quadratzahl (H) für Mikrostreifen. Die Verdoppelung der Dielektrikumshöhe H erhöht die Impedanz um 40% Für dasselbe 50-Ohm-Ziel benötigt H = 0,2 mm B = 0,38 mm; H = 0,1 mm benötigt B = 0,19 mm. Ein dünneres Dielektrikum ermöglicht engere Leiterbahnen (höhere Dichte), erfordert jedoch eine engere Herstellungstoleranz.

Erweiterte Simulationswerkzeuge

PDN Impedance Analyzer & Decoupling Capacitor Optimizer

Optimize decoupling capacitor selection for PCB power delivery networks. Model plane-pair cavity resonances, specify board geometry and target impedance, then let the genetic algorithm find the optimal capacitor combination to keep Z_PDN below your target across all frequencies.

PRO

FDTD Transmission Line Simulator

Full-wave 3D FDTD simulation of microstrip stubs, coupled-line filters, via transitions, and step discontinuities using openEMS. Get S-parameters, Smith chart, and impedance analysis.

PRO

Shop Components

As an Amazon Associate we earn from qualifying purchases.

PCB Manufacturing (JLCPCB)

Affordable PCB fabrication with controlled impedance options

JLCPCB →

FR4 Copper Clad Laminate

FR4 laminate sheets for custom PCB prototyping

Amazon →

Thermal Paste

Thermal interface material for component heat management