Skip to content
RFrftools.io
Power

Welligkeitsrechner für den Ausgang des Schaltreglers

Berechnen Sie die Ausgangsspannungswelligkeit des Abwärtswandlers, die Stromwelligkeit des Induktors und den ESR-Beitrag für das Design des Schaltreglers

Loading calculator...

Formel

ΔIL=(Vin−Vout)×D/(L×f),ΔV≈√(ΔVC2+ΔVESR2)ΔI_L = (V_in − V_out) × D / (L × f), ΔV ≈ √(ΔV_C² + ΔV_ESR²)
D— Arbeitszyklus
L— Induktivität (H)
f— Schalthäufigkeit (Hz)
C— Ausgangskapazität (F)
ESR— Äquivalenter Serienwiderstand (Ω)

Wie es funktioniert

Der Welligkeitsrechner für Schaltregler bestimmt die Ausgangsspannungswelligkeit, die Induktorstromwelligkeit und die Kondensatoranforderungen für SMPS-Designs — unverzichtbar für die digitale Laststromversorgung, Mixed-Signal-Systeme und EMV-Konformität. Leistungselektroniker, FPGA-Designer und Entwickler von Automobilelektronik verwenden dieses Tool, um strenge Ripple-Spezifikationen zu erfüllen. Gemäß den „Fundamentals of Power Electronics“ von Erickson & Maksimovic besteht die Welligkeit der Ausgangsspannung aus zwei Komponenten: kapazitivem ( (ΔVc = ΔIL/(8×fsw×Cout)) ) und ESR-basierendem ( (ΔVesr = ΔIL × ESR). Bei Keramikkondensatoren mit <10 mΩ ESR dominiert die kapazitive Welligkeit; bei Aluminiumelektrolyten mit 50-500 mΩ ESR dominiert die ESR-Welligkeit. Der TI-Anwendungshinweis SLVA630 spezifiziert die Drosselstromwelligkeit ΔIL = VOUT× (1-D)/(FSW×L), wobei in der Regel 20-40% des DC-Laststroms angestrebt werden. Moderne Prozessoren benötigen eine Restwelligkeit von <10 mV, um eine Verschlechterung der Taktrate zu verhindern. Intel VR14 spezifiziert eine statische Toleranz von ±5 mV und eine Transienz von ±25 mV für 1,0-V-Kernschienen. Gemäß dem Anwendungsleitfaden für Murata-Kondensatoren verlieren X5R/X7R-Keramiken bei Nenngleichspannung an Kapazität um 50-80%. Senken Sie die Werte für Keramikkondensatoren bei Berechnungen der Welligkeit immer um das 2-3-fache.

Rechenbeispiel

Entwerfen Sie einen Abwärtswandlervon 12 V bis 1,0 V für die FPGA-Kernleistung bei 20 A mit einer Restwelligkeit von <10 mV. Schritt 1: Stellen Sie die Induktorwelligkeit ein — Zielwert von 30% des IOuts: ΔIL = 6 A p-p. Bei 500 kHz ist D = 1/12 = 0,0833. L = 1,0 × (1-0,0833)/(500 k×6) = 305 nH. Verwenden Sie 330 nH (Vishay IHLP-5050). Schritt 2: Berechnen Sie den Kondensatorbedarf für 10 mV — Kapazitive Restwelligkeit: Cout_min = 6/ (8×500k×0,01) = 150 µF. Schritt 3: Kondensatoren auswählen — Verwenden Sie 10×22 µF/6,3V X5R-Keramik (220 µF nominal, effektiv 120 µF nach der Reduzierung der DC-Vorspannung). ESR-Beitrag: 10 parallele Obergrenzen = 0,3 mΩ Wirksam. ΔVesr = 6 A × 0,3 mΩ = 1.8 mV. Gesamtwellung = √(8² + 1.8²) ≈ 8.2 mV (innerhalb der Spezifikation). Schritt 4: Überprüfen Sie das Einschwingverhalten — Für einen Lastschritt von 15 A in 100 ns: ΔV = L×ΔI/Vout = 330 nH × 15/1,0 = 4,95 µs Ausfallzeit. Fügen Sie einen 330-µF-Massenkondensator hinzu, um einen Transienten von <50 mV zu erzielen.

Praktische Tipps

  • ✓Verwenden Sie gemäß dem Intel VR-Designleitfaden die Strategie für Hybrid-Ausgangskonduktoren: MLCCs für Hochfrequenz-Ripplefilterung (<1 MHz), SP-Cap oder POSCAP für Massenspeicher und Einschwingverhalten, Polymerkondensatoren für Zwischenfrequenzen
  • ✓Fügen Sie am Ausgang einen Pi-Filter (L-C-L) für Anwendungen mit extrem niedriger Restwelligkeit (<1 mV) hinzu — der TI TPS7A8300-Nachregler erreicht nach SMPS ein RMS-Rauschen von 15 µV
  • ✓Platzieren Sie die Ausgangskonfiguratoren innerhalb von 5 mm von den Leistungspins des Last-ICs — eine Leiterbahnlänge von 10 mm erhöht die parasitäre Induktivität um 10 nH, was bei einem Lastschritt von 50 A/µs zu einer Stromspitze von 500 mV führt

Häufige Fehler

  • ✗Bei Verwendung der nominalen Keramikkondensatorwerte — 22 µF/6,3 V behält X5R bei 1,0 V DC-Vorspannung nur 60-70% bei (13-15 µF effektiv); überprüfen Sie immer die DC-Vorspannungskurven des Herstellers oder verwenden Sie das X7R-Dielektrikum
  • ✗ESR bei hoher Frequenz ignorieren — Der elektrolytische ESR von 100 Hz auf 100 kHz erhöht sich um das 2-5-fache; verwenden Sie das Datenblatt ESR bei der Schaltfrequenz, nicht bei 100 Hz (Katalogwert)
  • ✗Berechnung der Welligkeit nur unter Nennbedingungen — die Welligkeit im schlimmsten Fall tritt bei maximalem Tastverhältnis (minimaler Vin) auf, wenn die Restwelligkeit des Induktorstroms am höchsten ist

Häufig gestellte Fragen

Gemäß TI SLVA630, Welligkeitsquellen: (1) Induktorstrom-Ripple-Ausgangskonzentrator zum Laden/Entladen — ΔVc = ΔIL/(8×fsw×C), (2) Ausgangskonzentrator ESR — ΔVesr = ΔIL × ESR, (3) Ausgangskondensator ESL bei Schaltübergängen — ΔVesl = ESL × dI/dt. Bei 500 kHz mit Keramikkondensatoren trägt die kapazitive Welligkeit typischerweise zu 70-80% bei, ESR zu 15-25%, ESL zu 5-10%.
Gemäß AN-1471 von Analog Devices: (1) Erhöhung der Schaltfrequenz — eine Verdopplung von fsw halbiert die Welligkeit bei gleichen LC-Werten, (2) Erhöhung der Ausgangskapazität — direkte proportionale Reduzierung, (3) Verwendung von Kondensatoren mit niedrigem ESR-Wert — keramische MLCCs (2-10 mΩ) gegenüber Elektrolyt (50-500 mΩ), (4) Erhöhen Sie die Induktivität — verringert ΔIL aber verlangsamt das Einschwingverhalten, (5) Nachregler hinzufügen — Ferritperle + Kondensator oder LDO sorgen für eine zusätzliche Dämpfung von 40-60 dB.
Gemäß Industriestandards: Digitale Lasten (CPUs, FPGAs): < 1% von Vout (10 mV für 1,0-V-Schiene gemäß Intel/AMD VRM-Spezifikationen). Analog-/HF-Schaltungen: < 0,1% (<3 mV für 3,3 V gemäß ADC-Herstellerangaben). Speicher (DDR4/5): ± 1,5% gemäß JEDEC-Standard. Audio: <10 mV, um eine Verschlechterung des Signals um 60 dB zu verhindern. LED-Treiber: 5-20% akzeptabel für Beleuchtung, < 2% für Video/Fotografie.
Die Welligkeit ist umgekehrt proportional zur Frequenz: ΔV ∝ 1/fsw. Die Verdoppelung der Frequenz von 500 kHz auf 1 MHz halbiert die Welligkeit bei gleichen LC-Werten oder ermöglicht eine zweimal kleinere Induktivität bei gleicher Restwelligkeit. Kompromiss: Die Schaltverluste steigen proportional zur Frequenz. Gemäß dem TI-Designleitfaden gleicht die optimale Frequenz die Effizienz (bevorzugt niedrigere FSW) gegen Größe/Welligkeit (bevorzugt höhere FSW) aus — typischerweise 200 kHz-2 MHz für DC/DC-Wandler.
Gemäß den Anwendungsleitfäden von Murata und TDK, sortiert nach Welligkeitsleistung: (1) MLCC-Keramik (2-10 mΩ ESR, beste HF-Leistung, aber DC-Bias-Derating und begrenzte Volumenkapazität), (2) Polymeraluminium (8-20 mΩ, gute Balance), (3) SP-Cap/POSCAP (5-15 mΩ, hohe Kapazitätsdichte), (4) Tantal (50-200 mΩ, 3 Überspannungsfest), (5) Aluminiumelektrolyt (100-500 mΩ, niedrigste Kosten/Größe für Großlagerung, Vermeidung von HF-Welligkeit).

Verwandte Artikel

EMC / Compliance

Störgeräusche in der Stromversorgung eindämmen: Ripple-Filterung

Welligkeit von Netzteilen wirksam filtern, mit unserem Rechner und Expertenwissen für ein sauberes, stabiles Elektronikdesign.

Shop Components

As an Amazon Associate we earn from qualifying purchases.

DC-DC Buck Converter Modules

Adjustable step-down converter modules for bench and prototype use

Amazon →

LDO Voltage Regulator Kit

Assorted low-dropout linear regulators for prototyping

Amazon →

Electrolytic Capacitor Kit

Aluminum electrolytic capacitor kit for power supply filtering

Amazon →

Power Inductor Kit

Assorted shielded power inductors for switching supply designs

Amazon →

Verwandte Rechner

Power

Buck-Konverter

Entwerfen Sie einen synchronen Abwärtswandler (Abwärtswandler): Berechnung des Tastverhältnisses, des Induktorwerts, des Ausgangskondensators und des Eingangskondensators.

PCB

Entkopplungskondensator

Berechnen Sie den SRF des Entkopplungskondensators, die Impedanz bei der Zielfrequenz und die Anzahl der Kappen, die für die Integrität der Stromversorgung erforderlich sind. Beinhaltet ESR/ESL-Modellierung. Kostenlose, sofortige Ergebnisse.

Power

MOSFET-Leistungsverlust

Berechnen Sie den MOSFET-Leitungsverlust, den Schaltverlust, die Gesamtleistungsableitung, die Sperrschichttemperatur und den Wirkungsgrad für das Design von Leistungselektronik

Power

Spannungsteiler

Berechnen Sie die Ausgangsspannung, den Strom, die Thévenin-Impedanz und die Verlustleistung des Spannungsteilers aus Vin, R1 und R2. Ideal für Bias-Netzwerke und Level-Shifting.