Skip to content
RFrftools.io
PCB

Calculadora de Impedancia de Plano de Alimentación PCB

Calcula la capacitancia, inductancia e impedancia de los planos de alimentación de una PCB.

Loading calculator...

Fórmula

C=εrε0Ad,fres=12πLCC = \frac{\varepsilon_r \varepsilon_0 A}{d},\quad f_{res} = \frac{1}{2\pi\sqrt{LC}}

Referencia: IPC-2141A / Larry Smith PDN analysis techniques

εr— Constante dieléctrica
A— Área plana (m²)
d— Grosor dieléctrico (m)
f_res— Frecuencia autorresonante (Hz)

Cómo Funciona

La calculadora de impedancia del plano de potencia calcula la impedancia característica y la frecuencia de autorresonancia para las redes de distribución de energía de PCB, lo que es esencial para lograr una impedancia objetivo inferior a 100 mohm entre DC y 500 MHz en diseños digitales de alta velocidad. Los ingenieros de la PDN utilizan esta tecnología para garantizar que el ruido del suministro se mantenga por debajo de las especificaciones del circuito integrado (normalmente el 5% de los Vdd) durante las demandas de corriente transitoria de alta frecuencia.

Según «Diseño de sistemas digitales de alta velocidad» de Larry Smith y «Integridad energética» de Steve Sandler, la capacitancia del plano de potencia C = epsilon_0 x epsilon_r x A/d, donde A es el área del plano y d es el grosor dieléctrico. Un plano de 100 cm2 con FR4 (Er = 4,3) y un dieléctrico de 0,1 mm tiene C = 3,8 nF, lo que proporciona una baja impedancia a altas frecuencias, donde los condensadores discretos se vuelven inductivos.

La inductancia plana L = mu_0 x d/A x spreading_factor crea la frecuencia autorresonante F_srf = 1/ (2 x pi x sqrt (L x C)). Las placas típicas de 4 capas resuenan a 100-500 MHz. Por debajo del SRF, la impedancia es capacitiva (disminuye con la frecuencia); por encima del SRF, la impedancia es inductiva (aumenta con la frecuencia). Según Smith, la impedancia de la PDN objetivo requiere controlar esta resonancia.

Según las directrices de PDN del IPC-2152, la impedancia objetivo z_target = DeltaV/DeltaI. Para una FPGA de 1 V que permita un ruido de 50 mV con un transitorio de 2 A: z_Target = 0,05/2 = 25 mohm de corriente continua a 500 MHz. Para lograrlo, se requiere una capacitancia plana distribuida y una colocación estratégica de capacitores de desacoplamiento para llenar las brechas de impedancia en diferentes bandas de frecuencia.

Ejemplo Resuelto

Problema: calcule la capacitancia, la inductancia y el SRF del plano de alimentación para una placa de 4 capas con un par de planos de alimentación-tierra de 80x60 mm (4800 mm2) y un dieléctrico FR4 de 0,1 mm (Er = 4,3).

Solución según Smith:

  1. Capacitancia plana: C = 8,854e-12 x 4,3 x 4800e-6/0,1e-3 = 1,83 nF
  2. Inductancia plana: L = 4 x pi x 1e-7 x 0,1e-3/ (4800e-6) = 26,2 pH
  3. SRF: f_SRF = 1/ (2 x pi x sqrt (26,2e-12 x 1,83e-9)) = 726 MHz
  4. Impedancia característica: Z0 = sqrt (L/C) = sqrt (26.2e-12/1.83e-9) = 3.8 mohm
  5. Verifique la impedancia objetivo a 500 MHz: X_C = 1/ (2 x pi x 500e6 x 1.83e-9) = 174 mohm
Análisis: El plano por sí solo proporciona 174 mohm a 500 MHz, por encima del objetivo típico de 25 mohm. Se requieren condensadores de desacoplamiento (100 nF, 10 nF) para alcanzar el objetivo. Por debajo del SRF (726 MHz), la capacitancia plana ayuda; por encima del SRF, domina la inductancia plana.

Consejos Prácticos

  • ✓Utilice un dieléctrico delgado (<0,1 mm) entre los planos de potencia y tierra; según Smith, reducir a la mitad el dieléctrico duplica la capacitancia y reduce a la mitad la inductancia, lo que reduce la impedancia 4 veces. Las placas HDI con núcleos de 50 um alcanzan una impedancia plana de <10 mohm.
  • ✓Minimice las divisiones de planos: según Sandler, las divisiones aumentan la inductancia e interrumpen las corrientes de retorno, lo que crea picos de impedancia en los límites de división. Usa planos continuos siempre que sea posible; si es necesario realizar divisiones, agrégalas mediante uniones transversales.
  • ✓Coloque los condensadores de desacoplamiento en frecuencias antirresonancia planas; según Smith, identifique los picos de impedancia a partir de la simulación o la medición y, a continuación, añada condensadores con SRF en esas frecuencias para aplanar la respuesta.

Errores Comunes

  • ✗Haciendo caso omiso de la inductancia plana en el diseño de PDN: según Smith, la inductancia plana crea antirresonancias con condensadores de desacoplamiento a frecuencias específicas, lo que podría aumentar la impedancia de 10 a 100 veces en esas frecuencias. Utilice la simulación de PDN para identificar y amortiguar las resonancias.
  • ✗Utilizando el supuesto de impedancia de plano uniforme: según Sandler, la impedancia varía según el área del plano; los bordes tienen una impedancia de 2 a 3 veces mayor que la del centro debido a la resistencia a la dispersión. Coloque los circuitos integrados de alto transitorio cerca del centro del plano, no en los bordes.
  • ✗Basándose únicamente en la capacitancia plana: la capacitancia plana de 1,8 nF proporciona solo 170 mohm a 500 MHz. Según el IPC-2152, los diseños típicos necesitan una impedancia 10 veces menor y requieren condensadores de desacoplamiento en paralelo.

Preguntas Frecuentes

Cuatro parámetros según Smith: (1) Área plana: un área más grande aumenta la capacitancia, disminuye la inductancia; (2) Grosor dieléctrico: cuanto más delgado es mejor tanto para C como para L; (3) Constante dieléctrica Er: un Er más alto aumenta la capacitancia; (4) Pérdidas de cobre: se vuelven significativas por encima de 1 GHz. Un plano de 100 cm2 con FR4 de 0,1 mm tiene una capacitancia de aproximadamente 2 nF; con un dieléctrico de 0,05 mm, 4 nF.
Según Sandler: z_Target = allowable_noise/max_transient_current. Para procesadores modernos (núcleo de 1 V, rendimiento de ruido del 3% = 30 mV, transitorios de 5 A): z_Target = 30 mV/5 A = 6 mohm de corriente continua a 500 MHz. Los FPGA suelen requerir de 10 a 25 mohm. Los MCU simples con bordes más lentos (>5 ns) pueden tolerar entre 50 y 100 mohm según las pautas del JEDEC.
La resonancia plana ocurre en F_srf, donde las reactancias capacitivas e inductivas son iguales. En la resonancia, la impedancia es igual a la ESR del plano (normalmente <10 mohm). Sin embargo, las antirresonancias entre los condensadores planos y de desacoplamiento pueden crear picos de impedancia entre 10 y 100 veces más altos que el objetivo. Según Smith, estos picos provocan ruido en el suministro a frecuencias específicas que pueden no cumplir con las especificaciones del circuito integrado.
Según el IPC-2152: (1) Agregue condensadores de desacoplamiento con SRF de cerca de 100 MHz (MLCC de 10 a 100 nF); (2) Utilice varios condensadores en paralelo para reducir el ESL efectivo; (3) Coloque los condensadores cerca de los circuitos integrados (<3 mm) para minimizar la traza de inductancia; (4) Utilice pares de planos de alimentación y tierra con un dieléctrico delgado. Un solo condensador de 100 nF proporciona 16 mohm a 100 MHz; cuatro en paralelo proporcionan 4 mohm.
Sí, según Sandler, los planos rectangulares tienen una inductancia más alta en los bordes que los planos cuadrados de igual área. Los planos irregulares o en forma de L crean discontinuidades de impedancia en las curvas. La resistencia a la dispersión aumenta la impedancia de las cargas descentradas entre 2 y 3 veces. Utilice planos rectangulares o cuadrados; coloque circuitos integrados de alta corriente cerca del centro geométrico para lograr una impedancia mínima.

Shop Components

As an Amazon Associate we earn from qualifying purchases.

PCB Manufacturing (JLCPCB)

Affordable PCB fabrication with controlled impedance options

JLCPCB →

FR4 Copper Clad Laminate

FR4 laminate sheets for custom PCB prototyping

Amazon →

Thermal Paste

Thermal interface material for component heat management

Amazon →

Calculadoras relacionadas

PCB

Condensador de Desacoplo

Calcula el valor y posición óptimos de condensadores de desacoplo para eliminar ruido de alimentación.

PCB

Resonancia Stub Vía

Calcula la frecuencia de resonancia del stub de vía en PCBs de alta velocidad y el beneficio del backdrill.

PCB

Inductancia de Pista

Calcula la inductancia parasita de pistas de cobre en PCB en función de su longitud y geometría.

PCB

Ancho de Pista por Corriente

Calcula el ancho mínimo de pista PCB necesario para conducir una corriente dada según IPC-2221.