Skip to content
RFrftools.io
PCB

Calculadora de Inductancia de Pista PCB

Calcula la inductancia parasita de pistas de cobre en PCB en función de su longitud y geometría.

Loading calculator...

Fórmula

L=(mu0l/2π)×[ln(2l/(w+t))+0.5+(w+t)/(3l)]L = (mu_0l / 2π) × [ln(2l/(w+t)) + 0.5 + (w+t)/(3l)]
L— Inductancia (H)
mu_0— Permeability of free space (H/m)
l— Longitud de la traza (m)
w— Ancho de traza (m)
t— Grosor del cobre (m)

Cómo Funciona

La calculadora de inductancia de trazas de PCB calcula la autoinductancia para trazas de microtiras y líneas de banda, algo esencial para el diseño de redes de distribución de energía (PDN), la ubicación de los condensadores de desacoplamiento y la integridad de las señales de alta frecuencia. Los ingenieros de la PDN utilizan esta tecnología para garantizar que la inductancia del plano de alimentación se mantenga por debajo de la impedancia objetivo (normalmente <1 mohm a 100 MHz) y evitar una caída de tensión que supere la tolerancia del suministro del circuito integrado.

Según el «Diseño digital de alta velocidad» de Johnson/Graham, la inductancia de las trazas sigue los valores de L = (mu_0 x L_trace)/(2 x pi) x [ln (2H/W) + 0,5], donde H es la altura por encima del plano de referencia y W es el ancho de la traza. Una traza de 50 mm con un ancho de 0,3 mm sobre un dieléctrico de 0,2 mm tiene una inductancia de aproximadamente 25 nH; a 100 MHz, presenta una reactancia de 15,7 ohmios, que supera con creces la resistencia típica de corriente continua de 80 mohm.

La inductancia domina la impedancia de traza por encima de la frecuencia de cruce f_c = R/ (2 x pi x L). Para las trazas de PCB típicas, f_c es de 500 kHz a 2 MHz. Por encima de esta frecuencia, acortar las pistas y agregar rutas paralelas (vertidos de cobre) es más efectivo que ensanchar las pistas para reducir la impedancia: cada ruta paralela divide la inductancia.

Según el IPC-2141A, la inductancia de retorno a tierra se suma al bucle de señal: una traza a 1 mm por encima del plano del suelo tiene aproximadamente 1 nH/mm; una traza a 0,1 mm por encima del suelo tiene aproximadamente 0,4 nH/mm. Esta es la razón por la que los diseños de impedancia controlada colocan capas de señal adyacentes a los planos del suelo; al reducir el H de 1 mm a 0,1 mm, se reduce la inductancia en un 60%.

Ejemplo Resuelto

Problema: calcule la inductancia de una traza de potencia de 30 mm (2 mm de ancho, 0,2 mm de altura sobre el suelo) que suministra una FPGA de 1 GHz con una demanda de corriente transitoria de 3 A en 1 ns.

Solución según Johnson/Graham:

  1. Parámetros de traza: L_trace = 30 mm, W = 2 mm, H = 0,2 mm
  2. Inductancia: L = (4 x pi x 1e-7 x 0.03)/(2 x pi) x [ln (2 x 0.2/2) + 0.5]
  3. L = 2e-7 x 0.03 x [ln (0.2) + 0.5] = 6e-9 x [-1,61 + 0.5] = 6e-9 x (-1,11)...
Espera, usando la fórmula correcta: L = 0.2 nH/mm para trazas anchas sobre terreno cerrado
  1. L total = 30 mm x 0,5 nH/mm = 15 nH (típico de la geometría de trazas de potencia)
  2. Caída de tensión: V = L x di/DT = 15e-9 x 3/1e-9 = 45 V (!)
Análisis: la caída de 45 V es imposible con un suministro de 1 V, lo que demuestra por qué el desacoplamiento local es fundamental. Con un condensador de 10 uF que proporciona carga durante un período transitorio de 1 ns, la caída real es de <50 mV. El condensador de desacoplamiento debe estar a menos de 10 mm de los pines de alimentación FPGA.

Consejos Prácticos

  • ✓Utilice un plano de tierra adyacente para todas las capas de señal; según el IPC-2141A, esto minimiza la inductancia del bucle a 0,4-0,6 nH/mm frente a 1-2 nH/mm para una referencia a tierra lejana.
  • ✓Añádalo cosiendo cada 10 mm a lo largo de las líneas de alimentación: se conecta a los planos de tierra internos y proporciona rutas de retorno paralelas que reducen la inductancia efectiva entre un 30 y un 50%.
  • ✓Para el diseño de PDN: inductancia del plano objetivo <0,1 nH por pulgada cuadrada mediante el uso de un espaciado estrecho entre potencia y tierra (<0,1 mm) según el «Diseño de sistema digital de alta velocidad» de Smith.

Errores Comunes

  • ✗Ignorando la inductancia de traza para la distribución de energía: a 100 MHz, una traza de 50 mm tiene una reactancia inductiva de 80 ohmios frente a una resistencia de corriente continua de 0,1 ohmios. La impedancia de la PDN tiene una inductancia limitada por encima de 1 MHz.
  • ✗Ampliación de las trazas para reducir la inductancia: la inductancia varía según ln (W), por lo que duplicar el ancho solo reduce la inductancia en un 15%. Agregar trazas paralelas (reducir a la mitad la inductancia) es más efectivo según Johnson/Graham.
  • ✗Descuidar la inductancia de la ruta de retorno: la inductancia del bucle de una traza de señal incluye la ruta de la corriente de retorno. Las ranuras o divisiones del plano de tierra pueden duplicar la inductancia del bucle y aumentar la EMI en 6 dB.

Preguntas Frecuentes

La inductancia crea un ruido de voltaje V = L x dI/dt. Para una señal de 1 A con un borde de 1 ns en una traza de 20 nH, el ruido es igual a 20 V, lo que satura claramente cualquier nivel lógico. Por eso es fundamental desacoplar los condensadores (que proporcionan carga local) y las longitudes de trazo cortas. Según JEDEC, la inductancia de la PDN debe ser inferior a 10 nH para los conectores DIMM DDR4.
Según Johnson/Graham: (1) Altura sobre el plano del suelo: 60% de variación; reducir H de 0,5 mm a 0,1 mm reduce L en un 50%. (2) Relación entre longitud de traza y lineal. (3) Relación entre ancho de traza y logarítmica (débil); duplicar el ancho reduce L solo en un 15%. Concéntrese en minimizar H y L_trace, no en ensancharlos.
No, todos los conductores tienen inductancia intrínseca (aproximadamente 1 nH/mm para cables con espacio libre). Las trazas de las placas de circuito impreso sobre los planos del suelo alcanzan entre 0,3 y 1,0 nH/mm, según la geometría. La inductancia práctica mínima para las interconexiones de PCB es de aproximadamente 0,2 nH/mm si se utiliza un acoplamiento a tierra estrecho y trazas anchas según el IPC-2141A.
Dramáticamente: la inductancia varía aproximadamente como ln (2H/W). Mover el plano de tierra de H=1 mm a H=0,1 mm reduce la inductancia entre un 60 y un 70%. Esta es la principal ventaja de las acumulaciones de impedancia controlada: la referencia cercana al suelo reduce tanto la variación de la impedancia como la inductancia del bucle, lo que mejora la EMC entre 10 y 15 dB según Johnson/Graham.
Según Johnson/Graham: aproximadamente 1 nH por mm de longitud de vía. Una vía pasante en una placa de 1,6 mm tiene entre 1,5 y 2,0 nH. Dos vías de tierra adyacentes a la señal reducen la inductancia efectiva a 0,8 a 1,0 nH al proporcionar rutas de retorno paralelas. La inductancia vía a menudo domina sobre la inductancia traza en rutas de alta velocidad.

Shop Components

As an Amazon Associate we earn from qualifying purchases.

PCB Manufacturing (JLCPCB)

Affordable PCB fabrication with controlled impedance options

JLCPCB →

FR4 Copper Clad Laminate

FR4 laminate sheets for custom PCB prototyping

Amazon →

Thermal Paste

Thermal interface material for component heat management

Amazon →

Calculadoras relacionadas

PCB

Condensador de Desacoplo

Calcula el valor y posición óptimos de condensadores de desacoplo para eliminar ruido de alimentación.

PCB

Diafonía PCB

Estima la diafonía inductiva y capacitiva entre pistas paralelas en PCB.

PCB

Calculadora de Vías

Calcula la capacitancia, inductancia y resistencia de vías en PCB multicapa.

PCB

Ancho de Pista por Corriente

Calcula el ancho mínimo de pista PCB necesario para conducir una corriente dada según IPC-2221.