EMC設計：CE/FCCテストに初めて合格

ほとんどの製品が最初の試みで EMC に不合格になる理由

驚くかもしれませんが、50～70パーセントの製品が、1回目の試行でEMCテストに不合格です。これは決して小さな数字ではなく、財政面での打撃は現実のものです。ラボの時間は1日あたり$1,000 to $5,000程度で、失敗した場合は、PCBの再設計、新しいプロトタイプ、テストの再予約を検討することになります。これにより、スケジュールが数か月遅れる可能性があります。イライラするのは？これらの障害のほとんどは、設計時に何を探すべきかを知っていれば完全に防ぐことができます。

このガイドでは、製品が EMC で失敗する最も一般的な原因と、さらに重要なこととして、コンプライアンス・ラボに足を踏み入れる前にこれらの問題を把握する方法について説明しています。

---

標準を理解する

CE マーキング (ヨーロッパ)

ヨーロッパに販売する場合、CEマーキングが必要です。つまり、製品は電磁適合性指令 (2014/30/EU) に準拠している必要があります。ほとんどの電子製品では、次の項目についてテストすることになります。

-CISPR 32 — これはEN 55022に代わるもので、マルチメディア機器を対象としています -CISPR 25 — 特に車両コンポーネント用 -EN 61000-4-x — イミュニティテストシリーズ

FCC パート 15 (米国)

米国では、製品が意図しないラジエーター（基本的にはクロック周波数が9 kHzを超えるもの）の場合は、パート15Bを扱います。クラス A は商業環境および工業環境に適用され、クラス B は住宅用です。クラス B の制限は厳しいので、クラス B に合格すれば、通常はクラス A でも問題ありません。

主な制限事項

直面していることは次のとおりです。

レイアウトを決定する前に、放射エミッション推定計算ツール を使用して、現在のループが放射している可能性のある大まかな数値を確認してください。完璧ではありませんが、正しい近所にいるのか、それとも遠い場所にいるのかはわかります。

---

EMIの物理学：PCBが放射する理由

基板上のすべての電流ループは、本質的には小さなアンテナです。小さなループから放射される電界は、次の式で近似できます。

ここで、$f$は周波数、$A$は平方メートル単位のループ面積、$I$はアンペア単位の電流、$r$はレシーバーまでの距離（メートル単位）です。

この式は、何が重要かを正確に教えてくれるので、非常に役に立ちます。回すことのできる主なノブは3つあります。

1.ループ面積を減らす — これが、リターンパスをシグナルパスのすぐ下に配置する理由です。1cm²のループは、同じ周波数で10cm²のループの100分の1しか放射しません。 2.周波数成分を減らす — エッジレートが遅いほど、高周波エネルギーが少なくなります。タイミングに余裕がある場合は、高速スイッチングノードに RC スナバを追加してください。 3.電流を減らす — パラレルの代わりに直列終端を使用し、出力の駆動強度を下げます。

ほとんどのエンジニアはまずシールドに重点を置いていますが、レイアウト中にこれら3つのパラメータにこだわると、シールドがまったく必要ない場合がほとんどです。

---

初回試行失敗の上位 5 つの原因

1.電源スイッチングノイズ

バックコンバータとブーストコンバータは、伝導性エミッションと放射性エミッションの両方にとって最悪の要因です。200 kHz のスイッチングレギュレータは 200 kHz で放射するだけではありません。400 kHz、600 kHz、800 kHz、1 MHz などでは高調波が発生します。これらの高調波は CISPR と FCC のテスト帯域を直接通過するので、フィルタ処理をしていないと故障することになります。

解決策: 電源の入力点にコモンモードチョークと X/Y コンデンサを取り付けてください。コモンモードチョークは両方の電源レールに共通するノイズを処理し、Xコンデンサ (ラインとライン) とYコンデンサ (ラインとグランド) は差動モードのノイズを処理します。コモン・モード・チョーク計算ツール を使用して適切なサイズを設定してください。通常、問題の周波数で40dBの減衰を目標にしています。インダクタンス値を推測するだけではいけません。

2.水晶/クロック・オシレータの高調波

48MHzのクリスタルは、96メガヘルツ、144メガヘルツ、192メガヘルツ、またはそれ以上で高調波を生成します。これらはすべて、放射エミッションのテスト帯域に完全に該当します。高速デジタル時計は、特に基板の端の近くや I/O コネクタの近くに配線されている場合は、おそらく最も一般的な放射障害の原因のひとつです。

解決方法: -マイクロコントローラーがスペクトラム拡散クロッキング (SSC) をサポートしている場合は、オンにしてください。これにより、クロックエネルギーは 1 つの周波数に集中するのではなく、狭い周波数範囲にわたって塗りつぶされます。通常、ピークエミッションは 10 ～ 15 dB 減少し、これが合格と不合格の差になります。 -フェライトビーズをクロックラインと直列に追加してください。600 Ω @ 100 MHz のフェライトビーズを使用すると、高周波の高調波を大幅に低減できます。 -可能であれば発振器をシールドするか、少なくともクロックトレースを内層に流し、その上下に固体のグランドを流します。これにより、フィールドを含むストリップライン構造が作成されます。

3。SMPSからのディファレンシャルモード伝導エミッション

コンバータの入力と出力でスイッチングリップルが発生すると、ディファレンシャルモードの伝導エミッション（電力線に沿って伝わるノイズ）が発生し、ケーブルを介して結合したり、伝導エミッション試験に直接不合格になったりすることがあります。

解決策: LC フィルタが必要です。インダクタは高周波電流を遮断し、コンデンサはそれをグランドにシャントします。伝導エミッションフィルタ計算ツール を使用して、カットオフ周波数が現在のスイッチング周波数をはるかに下回る回路を設計してください。バルク容量はコンバータのできるだけ近くに配置し、接地接続が短く幅が広いことを確認してください。長くて細いグラウンド・トレースではインダクタンスが増加し、コンデンサの全体的な目的が果たせなくなります。

4.グランドプレーンの設計が不十分

これは多くの人をつまずかせます。グラウンド・プレーンが遮断されると、リターン電流は長い高インダクタンスの経路をたどることになります。高周波数では、これによってグラウンド・インピーダンスが大幅に増加し、ノイズが外部ケーブルに結合して放射されてしまいます。誰かがグランド層にいくつかのトレースを配線することを決め、プレーンを分割しただけで、ボードが20dB故障するのを見たことがあります。

解決策: コンポーネント層のすぐ下にあるレイヤー2の連続したグランドプレーンを使用してください。信号トレースをグランド層に配線しないでください。より多くの配線スペースが必要な場合は、別の信号層を追加してください。グランド・プレーン・インピーダンス・カリキュレータ は、さまざまな周波数での AC グラウンド・インピーダンスがどのようになるかを理解するのに役立ちます。100 MHz では、わずかなギャップでもインピーダンスが数オーム増加する可能性があり、ノイズを抑えようとすると非常に大きなインピーダンスになります。

5.アンテナとして機能するケーブル

USB、HDMI、電源ケーブルなど、外部ケーブルはボードに物理的に接続されており、結合したノイズがケーブルに放射されます。30 cm ケーブルの共振周波数は 500 MHz 前後で、これは FCC テスト帯域のちょうど真ん中にあります。そのケーブルにコモンモードノイズがあると、スペクトラムアナライザが点灯します。

解決策: すべての外部コネクタにコモンモードチョークを取り付けてください。これらのチョークはコモンモードノイズ (両方の導体で同じノイズ) をブロックすると同時に、差動信号をうまく通過させます。できれば信号線をフィルタリングしてください。USBデータ線に小さなRCフィルタを取り付けると便利です。この点は非常に重要です。ケーブルシールドの終端が低インピーダンスであることを確認してください。コネクタにはピグテールではなく、360°のシールド終端を使用してください。ピグテール・グラウンドにはインダクタンスが加わり、高周波ではそのインダクタンスが開回路の場合もあります。

---

プリコンプライアンステスト

EMC について考えるための「最終的な」プロトタイプが完成するまで待たないでください。すべての段階でコンプライアンス前のチェックを行えば、まだ安価に修正できるときに問題を発見できます。

ステージ 1 — 概略レビュー

レイアウトを始める前に、回路図に目を通し、次のことを検討してください。 -電源入力に EMI フィルタは付いていますか? -高速クロックは I/O コネクタから離れて配線されていますか? -スタックアップにグランドプレーンはありますか?

これらは基本的な質問ですが、EMI フィルタがまったくない回路図や、USB コネクタのすぐ隣に 100 MHz の発振器がある回路図をたくさん見てきました。

ステージ2 — PCB レイアウトのレビュー

レイアウトができたら、重要なループエリアを確認します。 -お使いの SMPS スイッチングノードのループエリアはどのくらいですか?これは、インダクタ、スイッチングMOSFET、およびキャッチダイオードによって形成されるループです。なるべく1cm²以下と小さくしてください。 -デカップリングコンデンサは IC の電源ピンから 1 mm 以内にありますか?それよりも遠いと、インダクタンスが増えすぎています。 -すべての高速トレースでリターン経路は連続していますか？グランドプレーンをリターンパスとして使用し、電流を強制的に迂回させるスロットやカットアウトがないことを確認します。

ステージ 3 — 最初のプロトタイプ

最初のプロトタイプを入手したら、安価な近接場プローブセットを購入してください。約50ドルで入手できます。実行中にボードをスキャンしてください: -電源装置のスイッチングノードの近くで H フィールド (磁場) プローブを使用してください。磁場が最も強い場所が正確にわかるので、ループ領域の問題がどこにあるかがわかります。 -IC やコネクタの近くで E フィールド (電界) プローブを使用して、電界結合が発生している場所を確認します。

この種のスキャンでは定量的なデータは得られませんが、ホットスポットはわかります。問題がどこにあるかがわかれば、その領域だけにフィルターを追加したり、ルーティングを変更したり、シールドを追加したりできます。

EMI マージン・バジェット計算ツール を使用して、どれだけのマージンが必要かを計算してください。目安としては12 dBです。測定の不確かさについては6 dB、製造上のばらつきについては6 dBです。プリコンプライアンスの限界値が 3 dB 以内であれば、実際のラボに着いたときにはおそらく失敗するでしょう。

---

最後の手段としてのシールド

多くのエンジニアが最初にシールドに手を差し伸べますが、それは本当に最後の選択肢であるべきです。金属製の筐体では40～80dBのシールド効果が得られます。これは素晴らしいことのように思えますが、それは正しく行う場合に限られます。

1.気になる頻度が最も高い場合は、すべての継ぎ目の隙間がλ/20より小さくなければなりません。1 GHz では、これは約 1.5 cm です。それよりも大きなギャップがあると、かなりのリークが発生します。 2.ケーブルはシールドに入る時点でフィルタリングする必要があります。フィルタリングされていないケーブルがシールドを貫通している場合、実質的にはアンテナフィードを作成したことになります。 3.シールドはグランドへの低インピーダンス接続が必要です。角に1本のネジがあるだけでは十分ではありません。周囲に複数の接地点が必要です。

シールド効果計算ツール を使用して、スロットサイズがシールドにどのように影響するかを確認してください。10 cm のスロットでは、金属の厚さにかかわらず、1 GHz でのシールドは約 30 dB に制限されます。シールドは高価で重量が増え、製造が複雑になります。最初にエミッションの発生源を突き止めれば、必要ないかもしれません。

---

ESDとイミュニティ

CE試験はエミッション試験だけではなく、イミュニティ試験にも合格する必要があります。多くの場合、IEC 61000-4-2 (ESD) は最も難しい試験です。ご覧になっているのは以下のとおりです。

-レベル4: ±8 kV の接触放電、±15 kV の空気放電 -このテストでは、1.5 kΩで100 pF放電したヒューマンボディモデルを使用します。

これは、数ナノ秒で大量のエネルギーが回路に放出されるということです。ESD保護が適切でないと、ラッチアップ、リセット、または永久的な損傷が発生します。

解決策: すべての外部ポート (USB、イーサネット、ボタンなど) にTVSダイオードまたはESDクランプダイオードを追加してください。クランプ電圧が電源レールの2倍以下のESDダイオードを選択してください。3.3 V システムを使用している場合は、6 V 前後のクランプ電圧を探してください。また、高速インターフェースを保護する場合は、ダイオードの静電容量が小さいことも確認してください。USB 2.0 ラインに 1000 pF のダイオードを接続すると、シグナルインテグリティが低下します。

---

概要チェックリスト

コンプライアンステストを予約する前に準備しておくべきことは次のとおりです。

-[] 電源入力の EMI フィルタ (コモンモードチョーク+X/Y コンデンサ) -[] レイヤ2の連続グランドプレーン、中断なし -[] 各 IC 電源ピンから 1 mm 以内のデカップリングコンデンサ -[] スペクトラム拡散クロッキングが有効 (お使いの IC がサポートしている場合) -[] 各外部インターフェース信号ラインにフェライトビーズを配置 -[] すべての I/O ピンに ESD 保護ダイオードを装備 -[] 最終送信前にプローブセットを使用して近接場スキャンが完了しました -[] プリコンプライアンス測定のマージンが12 dB以上あること

これらのチェックボックスにすべてチェックを入れると、最初の受験で合格する可能性が大幅に上がります。ほとんどのエンジニアは、コンプライアンス前のステップをスキップし、最善の結果を期待しています。そのため、最終的には 50 ～ 70% の失敗グループに入ります。そのエンジニアになってはいけません。