マグネティクス・オプティマイザー:NSGA-IIによるパレート最適トランス設計の発見
フライバックトランスを手作業で設計するということは、数百個のコアから1つのコアを選び、効率とサイズのトレードオフのトレードオフについての直感が近いことを期待することです。Magnetics Optimizerは、113コアのベンダー・データベースでNSGA-IIを実行し、10個の動作点ですべての候補を評価し、パレート・フロントを渡します。パレート・フロントとは、コアを拡張しないと効率を改善できない設計一式であり、その逆も同様です。
磁気設計が未だに難しい理由
パワーエレクトロニクスのシミュレーションは長い道のりを歩んできました。SPICE でフルスイッチングコンバーターをモデル化し、制御ループでモンテカルロを実行し、基板がスピンする前に放射エミッションを予測できます。しかし、磁気設計は頑固に手作業で行われています。標準的なワークフローは、必要なボルト秒を推定し、電力処理の経験則に基づいてカタログからコアを選択し、巻線を計算し、巻線がウィンドウに収まることを確認し、ピーク磁束密度が飽和以下にとどまっていることを確認し、熱上昇が許容範囲内であることを期待することです。
問題は、「カタログからコアを選ぶ」ことは決定的なステップではないということです。TDK、フェロックスキューブ、マグネティクス社、マイクロメタルズは、合わせて数十種類のフェライト材料と数百種類のコア形状 (EE、ETD、PQ、RM、トロイド) を提供しています。それぞれの材料には独自のシュタインメッツ係数、飽和磁束密度、熱抵抗があります。ETD コアは大容量巻線に適し、PQ コアは薄型のアセンブリを好みます。TDKのN87フェライトとN97フェライトは、100kHzと500kHzではコア損失プロファイルが異なります。粉末鉄トロイドはより高い飽和磁束に耐えられますが、高周波コア損失では不利になります。
その上、ベストな設計というものは存在しません。損失が最小になるように最適化された設計では、磁束密度が低く太いワイヤの大型コアを使用します。最小サイズに最適化された設計では、磁束密度が飽和に近づき、巻線ウィンドウが狭くなります。これらの目標は相反し、適切なトレードオフは熱予算、基板実装面積の制約、および効率目標によって異なります。
マグネティクス・オプティマイザーはこれを直接解決します。コア選択と巻線形状を多目的最適化問題として扱い、データベース内の113個のコアすべてについてNSGA-IIで同時に解くことで、パレート・フロントが戻ってきます。すべての設計では、ボリュームを増やさなければ効率の改善は望めません。
設計上の問題:48V フライバック、36W、100 kHz
この記事全体を通して取り上げているのは、1次側の安定化フライバック・トランスです。48V入力 (公称)、12V出力、3A (36W) で12V出力、100kHzのスイッチング周波数、45% のデューティ・サイクルです。ツールに入力したパラメーター:
| パラメーター | 値 |
|---|---|
| トポロジー | フライバックトランス |
| V_IN (ノミナル) | 48 V |
| V_OUT | 12 ボルト |
| アイ・アウト | 3 A |
| f_sw | 100 kHz |
| デューティ・サイクル | 45% |
| 周囲温度 | 40°C |
| T_Max | 100°C |
| 客観的な重み | 0.3 (バランス調整済み) |
「MATHBLOCK_0」
これによってターン選択とコアエリアが決まります。コアを飽和させることなくサポートし、オフタイム中に完全にリセットする必要があります。これは、ターン数、コア形状、およびスイッチング周波数を組み合わせる基本的な制約です。
多目的最適化が重要な理由
このフライバックの 2 つの極端な設計を考えてみましょう。
設計 A — 最小損失: ETD44 コア (「MATHINLINE_6」) を使用してください。断面積が大きいため、適度な回転数とピーク磁束密度 (おそらく80mT) の低いピーク磁束密度で、必要なボルト秒をサポートします。コア損失は小さい。太い一次線は直流抵抗を低く保ちます。効率は 98% を超えています。しかし、ETD44の体積は約18cm³です。 デザイン B — 最小ボリューム: EE25 コア (「MATHINLINE_7」) を使用してください。必要な巻数は少なくなりますが、ボルト秒の制約を満たすにはピーク磁束密度が240 mTに近づく必要があります。コア損失は大幅に増加します。シュタインメッツの指数「MATHINLINE_8」は、損失が磁束密度に比例して急激に増加することを意味します。ピーク磁束密度が 10% 増加すると、コア損失が「MATHINLINE_9」増加します。体積は約3cm³(設計Aの6分の1)に低下します。どちらも普遍的に優れているとは言えません。データセンターの電源は、効率向上のためにコアの大きい方を受け入れますが、医療用ウェアラブル充電器は、いずれにしても設置面積を小さくする必要があります。正解は「パレートフロント」です。つまり、容量を増やさないと効率の改善が見られないすべての設計です。
アルゴリズム:NSGA-II
オプティマイザは、DEAP ライブラリで実装された NSGA-II (非支配型ソート遺伝アルゴリズム II) を使用します。NSGA-IIでは、候補設計の母集団を維持し、各候補について両方の目的を評価し、パレートの優位性に基づいて個人をランク付けし、群集距離測定法を使用して最前線沿いの多様性を維持することで、母集団が一点に集約されるのを防ぎます。
各個人は、トランスフォーマー設計全体を 7 つの遺伝子の染色体としてエンコードします。
-コアインデックス — 113 コアデータベースへの整数インデックス -プライマリが N1 になる — 整数、3 ~ 120 -二次巻線 N2 — 変圧器の巻数比から導出。結合インダクタでは変動 -プライマリ・ワイヤ・ゲージ — AWG 14—40 -セカンダリー・ワイヤー・ゲージ — AWG 14—40 -エアギャップ — 0—3 mm (連続) -インターリーブ — なし/P-S-P /S-P-S/フル (整数 0—3)
トランストポロジー (フライバック、フォワード) では、N2 は直接最適化されません。N2 は巻数比制約「MATHINLINE_10」から導き出されます。これは物理的に正しく、サーチスペースが減ります。
このアルゴリズムは、5 つの負荷分率 (20%、40%、60%、80%、100%) × 2 つの入力電圧 (公称値と +10%) の 10 個の動作点で各候補を評価します。フィットネス値は、10 ポイントすべてにおける総損失とコア体積の ワーストケースです。これにより、オプティマイザーは、単一のノミナル条件に調整されているのではなく、動作範囲全体でロバストな設計を確実に検出できます。
200 人の個人と 150 世代 (無料利用枠) を対象として、オプティマイザーは約 120,000 ~ 150,000 回の評価を行います。Fargate ワーカーでは、この処理は約 20 ~ 40 秒で完了します。
物理モデル
フィットネス関数は、候補者ごとに 4 つの物理モデルを順番に連鎖させます。
コア損失 — スタインメッツ方程式:「マスブロック_1」
ここで、「MATHINLINE_11」、「MATHINLINE_12」、「MATHINLINE_13」はコアデータベースに材料ごとに保存されている材料固有のスタインメッツ係数で、「MATHINLINE_14」はコアデータベースの有効コア体積(m³)です。単位は全体で SI (f は Hz、B は T、P は W) です。TDK N87 の場合:「MATHINLINE_15」、「MATHINLINE_16」、「MATHINLINE_17」。感度は急な「MATHINLINE_18」指数が優勢です。ピーク磁束密度を少し下げると、コア損失が大幅に改善されます。
シングルエンドトポロジー (フライバック、フォワード) のピーク磁束密度:「マスブロック_2」
パワーインダクタの場合:「MATHINLINE_19」。ここで「MATHINLINE_20」はギャップコアインダクタンスモデルから計算されます。
AC 巻線抵抗 — ダウェル・モデル:表皮効果と近接効果の両方により、スイッチング周波数での実効巻線抵抗が増加します。ダウェルモデルでは、正規化されたワイヤ直径「MATHINLINE_22」(円形導体の場合は「MATHINLINE_23」) と巻線層の数「MATHINLINE_24」の関数として「MATHINLINE_21」を計算します。
「MATHBLOCK_3」
100 kHz でのスキンの深さ:「マチンライン_25」AWG22 ワイヤの直径は 0.644 mm で、「MATHINLINE_26」になっています。「MATHINLINE_27」という4つの主要な層があります。オプティマイザーは 3 つのインターリーブオプションをすべて評価し、最適なものを選択します。
エアギャップインダクタンス:「マスブロック_4」
「MATHINLINE_28」になると、エアギャップが支配的になり、インダクタンスはコア材料の透磁率にほとんど依存しなくなります。これは製造公差の測定に役立つ特性です。
サーマル:「マスブロック_5」
集中熱抵抗「MATHINLINE_29」はメーカーデータからコアごとに格納されています。「MATHINLINE_30」というサーマル・シーリングは厳しい制約条件です。どの操作点でもこの制限に違反する設計は、両方の適合度目標を圧倒するペナルティを受けます。
実現可能性の厳しい制約: -「MATHINLINE_31」— ワーストケース電圧時の 20% の飽和マージン -フィルファクター「MATHINLINE_32」 -「マチンライン_33」オプティマイザの実行:48V フライバックの結果
実行が完了すると、ツールはパレートフロントを散布図 (損失対体積) として表示し、各点をクリックすると設計の詳細が表示されます。エボリューション・コンバージェンス・チャートは、ハイパー・ボリューム指標が頭打ちに向かって成長していることを示しています。曲線が平坦になると、世代を重ねることで得られるリターンは減少していきます。
最後のパレート戦線から導き出された3つの代表的な解決策:
| デザイン | コア | 材質 | ボリューム (cm³) | 総損失 (W) | 効率 | B_ピーク (T) | ΔT (°C) | サーマル |
|---|---|---|---|---|---|---|---|---|
| A — 最小損失 | ETD44 | N97 | 17.8 | 0.61 | 98.3% | 0.071 | 19 | パス |
| B — バランスが取れている | ETD34 | N87 | 7.82 | 0.66 | 98.2% | 0.118 | 28 | パス |
| C — 最小ボリューム | EE25 | N87 | 4.10 | 1.31 | 96.4% | 0.241 | 51 | パス |
設計Aは、より大きなETD44が何を買うかを示しています。「MATHINLINE_35」は設計Bの磁束密度のわずか3分の1であるため、コア損失は減少します。「MATHINLINE_36」では、磁束密度が1.66倍になると、コア損失が「MATHINLINE_37」だけ減少します。トレードオフは、体積が 2.3 倍になることです。
設計Cは周囲温度40°Cでは熱的に安全ですが、それなりに安全です。周囲55°Cでは、51°Cの上昇によって接合部温度が106°Cに押し上げられ、制約に違反します。パレートフロントは、ハードウェアが存在する前にこの境界を明確にしています。
コアマテリアルの比較
オプティマイザーは材料選択の質問に自動的に回答します。100 kHz の場合、パターンは一貫しています。
| 素材 | ベンダー | 「MATHINLINE_38」 | 「MATHINLINE_39」 | 「MATHINLINE_40」 | 「MATHINLINE_41」(T) | 標準範囲 |
|---|---|---|---|---|---|---|
| N87 | TDK | 0.0585 | 1.86 | 2.86 | 0.39 | 25—200 kHz |
| N97 | TDK | 0.0380 | 1.90 | 2.80 | 0.42 | 25—200 kHz、効率が重要 |
| N49 | TDK | 0.0095 | 1.70 | 2.55 | 0.37 | 400 kHz—3 MHz |
| 3C95 | フェロックスキューブ | 0.0060 | 1.90 | 2.60 | 0.43 | 低損失フェライト |
| 3F36 | フェロックスキューブ | 0.0120 | 1.75 | 2.60 | 0.35 | 200 kHz—1 MHz |
| R (−26) | マグネティクス株式会社 | 0.0500 | 1.65 | 2.25 | 1.50 | DC バイアスインダクタ |
粉末鉄 (R 材料、Mix26) がパレート前面に現れるのは、高い飽和磁束密度が必要な場合 (一般的には DC バイアスが大きいパワーインダクタ用) の場合です。36Wのフライバックの場合、サイクルあたりの蓄積エネルギーは中程度であり、フェライトの「MATHINLINE_43」が低い方が有利になるため、全体を通してフェライトが優勢です。
200 kHz を超えるスイッチング周波数では、常に N49 または 3F36 が優勢です。「MATHINLINE_44」を「MATHINLINE_45」でスケーリングすると、周波数を100kHzから200kHzに倍増させると、コア損失が「MATHINLINE_46」だけ増加します。200 kHz で N87 から 3F36 に切り替えると、この増加分の約半分が回復します。オプティマイザは、このクロスオーバーを経験的に検出します。ハードコーディングされた周波数しきい値は不要です。
サチュレーションマージンとフィルファクター
磁性部品を手作業で設計する場合、製造時に最もよくある2つの不具合は、コアの飽和と巻線ウィンドウの過充填です。オプティマイザは、厳しい制約のもとで両方を排除します。
飽和 はワーストケースの操作点 (「MATHINLINE_47」、任意の負荷) でチェックされます。10% の入力過電圧だけでも「MATHINLINE_48」は 10% 増加します。許容誤差による設計変更によって「MATHINLINE_49」が 10% 減少することと相まって、累積的な効果によって限界設計が飽和状態になる可能性があります。オプティマイザーの 20% のディレート (「MATHINLINE_50」) は、このヘッドルームを明示的に提供します。 フィルファクター「MATHINLINE_51」は電線の絶縁材、ボビンの肉厚、層間テープを考慮に入れています。紙に「MATHINLINE_52」と書かれたデザインでは、一貫して巻くことは物理的に不可能です。この制約は厳密に適用され、損失や体積とのトレードオフは認められません。どちらの値も、選択したすべてのパレート点について設計詳細パネルに報告されるため、エンジニアはコアにコミットする前に設計マージンを完全に把握できます。
インターリーブと AC 巻線損失
100 kHz では、単一損失の最大の要因は AC 巻線抵抗であることが多く、コア損失ではありません。Dowell モデルではこれが明らかになり、インターリーブの選択は劇的な効果をもたらします。
AWG22 プライマリーワイヤーを使用した ETD34/N87 設計の場合は、「MATHINLINE_53」を参照してください。単純な P-S 配列と 4 つの主層で構成されたダウェル・モデルでは、「MATHINLINE_54」が得られます。一次銅損は DC 予測の 4.8 倍です。
P-S-P インターリーブは、一次側を 2 次側に隣接する 2 つの半分に分割します。これで、各半分の有効レイヤーは 2 つだけになりました。近接効果項「MATHINLINE_55」が 15 から 3 に下がり、5 倍に減りました。その結果、「MATHINLINE_56」は4.8から約1.9に下がり、交流銅損失が半分以上削減されました。
48V フライバックの例では、P-S から P-S-P のインターリーブに切り替えると、一次側の銅損失が約 310 mW から 120 mW に減少します。これは、BOM や基板面積でコストがかからない巻線次数の変更によって回収された 190 mW です。オプティマイザはすべての候補について 4 つのインターリーブオプション (なし、P-S-P、S-P-S、フル) をすべて評価し、最適なものを自動的に選択します。
オプティマイザの傾向から学ぶ実践的な設計ルール
このオプティマイザーをさまざまなトポロジーと周波数で実行すると、一貫したパターンが明らかになります。
巻数比が高い→効率の観点からN87よりN97が優先されます。 4:1 の巻数比では N2 に対して N1 が増加し、フィルファクターの圧力が高くなり、巻線ウィンドウが大きい形状に有利になります。大きなETDジオメトリ (ETD39、ETD44) ではN97のコア損失が低いため、適切な組み合わせが得られます。 200 kHz を超える場合は、コア形状を変更する前に材料を変更してください。「MATHINLINE_57」コア損失スケーリングにより、高周波数でのサイズ選択よりも材料選択のほうが影響が大きくなります。オプティマイザーはこの材料クロスオーバーを実験的に選択しますが、設計エンジニアは意図的に選択する必要があります。 オプティマイザは適切なエアギャップを自動的に検出します。 ギャップが小さいほど磁化インダクタンスは高くなり、反応性銅損失は小さくなりますが、「MATHINLINE_58」は飽和に近づきます。ギャップが大きいと「MATHINLINE_59」は下がりますが、磁化電流のターンは無駄になります。ETD34/N87設計用のオプティマイザのギャップ選択 (0.5mm) では、10個の動作点すべてにわたってこれらの効果のバランスが取れているため、手作業による反復では見つけるのが難しいでしょう。 熱予算が厳しい場合、ETDは同程度の体積ではPQよりも優れています。 ETDコアは、同等の電力処理を行うPQコアよりも単位体積あたりの熱抵抗が低くなります。同じ総損失でも、ETD 設計では 8 ~ 12 °C 低く動作します。熱的制約が厳しい場合(周囲温度が50°Cを超えるか、電力密度が0.5W/cm3を超える場合)、パレートフロントではETD形状が優勢になります。結論
トランスの手動設計では、効率目標からするとサイズが大きすぎたり、最悪の場合の動作点を評価せずにコアが最小体積で選択されたために熱的に限界があったりして、実行可能な設計が最適になることはほとんどありません。コアの形状、材料のシュタインメッツ係数、AC 巻線抵抗、エアギャップ、熱抵抗の間の相互作用は高次元すぎるため、直感的に確実にナビゲートすることはできません。
Magnetics Optimizerは網羅的な検索を自動化します。最大500×400の候補評価(有料階層)、113コアのベンダーに依存しないデータベースで、候補者あたり10操作ポイントで評価し、効率対量の完全なパレート前線を返します。アプリケーションの位置を決めるのはユーザー自身です。そして、その選択を裏付ける物理ベースのデータが得られます。
[マグネティクス・オプティマイザーを実行] (/tools/マグネティクス・オプティマイザー)
関連記事
SMPS Control Loop Stability: Tuning a Buck Converter With Monte Carlo Analysis
A step-by-step walkthrough of using the SMPS Control Loop Stability Analyzer to verify phase margin, gain margin, and crossover frequency for a 12V→5V buck converter — then running Monte Carlo to catch a capacitor tolerance problem before it reaches production.
2026年3月1日
Power ElectronicsBuck Converter Design Guide: Inductor, Capacitor, and Efficiency
How to design a synchronous buck converter from scratch. Calculates duty cycle, inductor value, output capacitor, and estimates efficiency with worked examples.
2026年2月8日
EMC / CompliancePredicting Radiated Emissions Before FCC Testing: A PCB Engineer's Walkthrough
A hardware startup's SBC fails FCC Part 15 Class B pre-compliance on the first scan. Follow the analysis in the EMI Radiated Emissions Estimator to identify the dominant sources, predict which harmonics will hit the limit, and verify that three targeted design changes bring the 95th-percentile emission below the FCC threshold.
2026年3月1日