What is a safe phase margin for buck converter stability?

A phase margin above 45° is the standard target for buck converter stability, with gain margin above 10 dB. The example design achieved 52° phase margin and 12 dB gain margin at 8 kHz crossover frequency.

How do you calculate LC filter pole frequency in a buck converter?

The LC double pole frequency is calculated as f_LC = 1/(2π√LC). For a 47 µH inductor and 220 µF capacitor, this yields approximately 1.57 kHz, where the power stage phase can drop up to 180° without compensation.

Why use Type III compensator for voltage mode buck converter?

A Type III compensator uses two zeros placed near the LC double pole to recover phase before crossover, and two high-frequency poles to roll off gain above crossover. This prevents the LC filter's 180° phase drop from destabilizing the control loop.

Where should compensator zeros be placed relative to LC pole?

Compensator zeros should bracket the LC pole frequency, starting early enough to provide maximum phase boost at crossover. In the example, zeros at 500 Hz and 1500 Hz bracket the 1.57 kHz LC pole for an 8 kHz crossover frequency.

Power Electronics2026年3月1日9分で読める

SMPSバックコンバータの安定性:モンテカルロチューニング

SMPSコントロール・ループ・スタビリティ・アナライザを使用して、12V→5Vバックの位相マージン、ゲイン・マージン、およびクロスオーバー周波数を検証する手順を順を追って説明します。

##「十分良い」コンポーネント値の問題

定常状態での計算が完了しました。12V→5V、2Aのバックコンバータは適切な出力電圧を生成し、インダクタの電流リップルは仕様の範囲内であり、出力コンデンサはリップル電圧を50mV未満に保ちます。紙の上ではきれいに見えます。

ただし、ここで重要なのは、タイプ III の補償器による電圧モード制御には 7 つの調整可能なパラメーターがあり、定常状態解析ではループの安定性については何もわからないということです。DC動作点の計算では完璧に見えるコンバータが、ベルのように鳴ったり、激しく振動したり、過渡的な負荷ステップにぶつかったときに正しく安定化できなくなったりするのを見たことがあります。ボードをスピンする前に、位相余裕とゲイン余裕を確認する必要があります。さらに重要なのは、これらのコンデンサが公称値から 20% オフになったときのループの動作を知っておく必要があるということです。なぜなら、実際はそうなるからです。

これこそまさに、SMPS制御ループ安定度アナライザが構築されたシナリオです。これは、前回のボードリビジョンの前に使っていたらよかったと思うツールの 1 つです。

ノミナル・デザインの設定方法

ターゲット設計はIoTゲートウェイ電源レールで、入力は12V、出力は5V、最大負荷は2Aです。LC フィルタには市販の標準値を使用しました。というのも、これほど単純なものにエキゾチックな部品を指定しても意味がないからです。ツールに以下を入力します。

パラメーター	値
トポロジ	バック
制御モード	電圧モード
ボルト入力	12 ボルト
V_OUT	5 ボルト
アイアウト	2 A
リットル	47 µH
C	220 µF
ESR	50 ミリオーム
F_SW	100 kHz
V_ランプ	1.0 ボルト
コンペンセーター	タイプ III
K	2000
f_z1	500 ヘルツ
f_z2	1500 ヘルツ
f_p1	20 kHz
f_p2	50 kHz

これらの値では、ツールはクロスオーバー周波数が 8 kHz 近く、位相余裕が約 52°、ゲイン余裕が約 12 dB と報告されます。これは、位相マージンが45°以上、ゲインマージンが10dBを超えるという教科書上の目標の範囲内であれば問題ありません。ここでやめてもいいでしょう。実際、ほとんどのエンジニアはそうしていますが、なぜ一部のボードは正常に動作し、他のボードは機能しないのか疑問に思います。あのエンジニアになってはいけない。

LC の二重極と補償器の配置が重要な理由

LC 出力フィルタは、次の位置で二重極を生成します。

f_{LC} = \frac{1}{2\pi\sqrt{LC}} = \frac{1}{2\pi\sqrt{47 \times 10^{-6} \cdot 220 \times 10^{-6}}} \approx 1.57 \text{ kHz}

この周波数では、パワーステージの位相が急激に低下します。補償器なしでは180°まで下がります。これは安定性にとっては災難です。タイプIIIの補償器は、クロスオーバーの前に位相を回復させるために、この二重極の近くに2つのゼロ (f_z1、f_z2) を配置します。2つの高周波極 (f_p1、f_p2) はクロスオーバーを超えるとゲインがロールオフします。これは、スイッチングノイズがループに再侵入して問題を引き起こすのを防ぐためです。

f_z1 を 500 Hz に、f_z2 を 1500 Hz に配置すると、LC の二重極が 1.57 kHz に配置されます。これはランダムではありません。500 Hz のゼロは、クロスオーバー周波数のすぐ近くで最大位相ブーストに達するほど早く位相が加わり始めます。ゼロを LC 極に近づけすぎると、時間内に十分な位相ブーストが得られません。遠すぎると、必要のないところで位相ブーストが無駄になります。

LC フィルターは位相マージンを破壊しようとしており、補償器のゼロは反撃するために存在していると考えてください。実際に戦闘が起こる場所に配置したいのです。

モンテカルロを走る：本当の問題が現れる場所

名目上の安定性は必要ですが、十分ではありません。実際の量産基板には公差のある部品が使用されており、その公差が積み重なると、慎重に調整したループが台無しになってしまいます。モンテカルロセクションの設定:

パラメーター	値
MCトライアル	200,000
インダクタの許容誤差	± 20%
コンデンサの許容誤差	± 20%
ESR 許容誤差	± 50%
ロードトレランス	± 30%
分布	ガウス

シミュレーションを実行する。結果は目を見張るものがあります。収率（45°の位相マージン目標を達成した試行の割合）は約 71% に低下しました。± 20% のコンデンサで製造された基板の3分の1近くが、最悪の条件下では限界値または不安定になる可能性があります。位相余裕のヒストグラムから、左のテールが30°未満に伸びていることがわかります。このコンバータは、負荷過渡状態ではリンギングが悪くなり、軽負荷でも発振する可能性があります。このようなボードをデバッグしてきましたが、面白くありません。

原因はESRと相互作用する出力コンデンサの許容誤差です。許容誤差が 20% の220µFのコンデンサは176µFになり、LCの二重極が約1.75kHzまでシフトします。それ自体の許容誤差が極端に低いESRと組み合わされると、位相ディップが深くなり、補償器のゼロがそれを効果的にブラケットしなくなります。注意深く配置したゼロが間違った位置になり、位相マージンが崩れてしまいます。

そのため、名目値だけを想定して設計し終わらせることができないのです。実際にボードに表示される部品はスプレッドシートと一致しないため、ループはその範囲全体にわたって安定している必要があります。

解決策:コンデンサの許容誤差を厳しくする

モンテカルロ・セクションでコンデンサの許容誤差を± 20% から ± 10% に変更し、再実行してください (それ以外はすべて同じにしてください)。利回りは約 96% に跳ね上がります。位相マージンヒストグラムの左端が消えます。ワーストケースの試行では40°を超え、マージン中央値はしっかり51°になっています。

実際には、これは標準の電解コンデンサではなく、アルミニウムポリマーまたはX7R MLCCコンデンサを指定することを意味します。220 µF コンデンサ1個のコスト差は、通常は数セントです。妥当な量であれば、おそらく$0.15 instead of $0.08です。電界障害や基板の再スピンによるコストは、桁違いに高くなります。企業が1ユニットあたり$ 10K on a re-spin to fix a stability issue that could have been prevented with a $0.07のBOM増加を費やしているのを見てきました。

そう考えると当たり前のことですが、モンテカルロの利回りをわざわざチェックする人は誰もいなかったので、可能な限り安いキャップで押し通されるデザインが数多くあることに驚かれることでしょう。

ゲインプロットの注意点

このツールのボード線図では、SPICE では見落としがちなものがすぐにわかります。私がいつもチェックしているのは以下のとおりです。

右面ゼロ (RHPZ) は電圧モードのバックコンバータではモデル化されていません (ブーストトポロジやフライバックトポロジではモデル化されます) が、ツールはここでは正しく除外しています。ブーストトポロジに切り替える場合は、RHPZ によって達成可能なクロスオーバー周波数が制限されることに注意してください。そのRHPZは負荷電流が増加するにつれて下がるため、注意しないとクロスオーバー周波数に影響が及ぶ可能性があります。 ゲインはクロスオーバー付近でピークに達します。 K が高すぎると、ゲインカーブはクロスオーバーの直前にピークになります。ツールのゲイン・マージン・メトリックはこれを直接受け止めます。ゲイン・マージンが6 dBを下回ると、Kから戻ります。私は通常、ある程度の余裕を持たせるために少なくとも10dBを目指しています。ゲイン・ピーキングは、シミュレーションではささいなことに見えるものの、実際のハードウェアでは可聴リンギングの原因となる現象の 1 つです。 ESR ゼロ 220 µF コンデンサの 50 mΩ ESR では、次の位置がゼロになります。

f_{ESR} = \frac{1}{2\pi \cdot ESR \cdot C} = \frac{1}{2\pi \cdot 0.05 \cdot 220 \times 10^{-6}} \approx 14.5 \text{ kHz}

このゼロにより、14 kHzを超える位相ブーストが追加されます。これは便利ですが、補償器を再調整せずに低ESRのセラミック出力コンデンサに交換すると、ループの動作が大きく変化することになります。リップル性能を向上させるために誰かがセラミックコンデンサに「アップグレード」した設計を見たことがありますが、ESRゼロの周波数が大幅に上昇したために突然コンバータが不安定になったのです。補償器はESRがゼロになると想定してチューニングされていて、それがなくなると位相マージンが崩れてしまいました。

ESR ゼロ用にアルミニウムポリマーまたは電解コンデンサを使用して設計する場合は、BOM ノートにその旨を必ず記載してください。将来、あなた（またはコスト削減を行っている他のエンジニア）は、そのキャップが選ばれた理由を説明してくれたことに感謝するでしょう。

まとめ

公称設計は安定性検査に合格していますが、現実的な部品公差を考慮したモンテカルロ解析では、位相マージン閾値45°で故障率は 29% であることが明らかになっています。これはどの量産設計にも当てはまりません。出力コンデンサの仕様を± 20% から± 10% に厳しくすると、設計に他の変更を加えなくても 96% を超える収率が得られます。

シミュレーションには数秒かかります。ボードの再スピンには数週間、数千ドルもかかります。ガーバーを送る前に安定性アナライザーを使用してください。私はこの教訓を何度も苦労して学びました。そして今では、少なくとも数千回のモンテカルロ試験を行わずに電源設計を承認するつもりはありません。不安定なコンバータを何度も出荷する必要がなくなりました。

SMPS コントロールループ安定性アナライザー