SMPS制御ループの安定性:モンテカルロ解析によるバックコンバータのチューニング
SMPSコントロール・ループ・スタビリティ・アナライザを使用して12V→5Vバックコンバータの位相マージン、ゲイン・マージン、およびクロスオーバー周波数を検証し、モンテカルロ法を実行してコンデンサの許容誤差の問題を生産前に検出する方法を段階的に説明します。
##「十分良い」コンポーネント値の問題
定常状態での計算が完了しました。12V→5V、2Aのバックコンバータは適切な出力電圧を生成し、インダクタの電流リップルは仕様の範囲内であり、出力コンデンサはリップル電圧を50mV未満に保ちます。紙の上ではきれいに見えます。
しかし、タイプ III の補償器による電圧モード制御には 7 つの調整可能なパラメーターがあり、定常状態解析ではループの安定性については何もわかりません。DC動作点の計算に完璧に見えるコンバータでも、過渡負荷ステップではリングが発生したり、発振したり、あるいは単に適切に安定化できなくなったりすることがあります。基板を回転させる前に、位相余裕とゲイン余裕を確認する必要があります。また、コンデンサが公称値の 20% オフになったときのループの動作を知っておく必要があります。
これこそまさに、SMPS制御ループ安定性アナライザが構築されたシナリオです。
ノミナル・デザインのセットアップ
ターゲット設計はIoTゲートウェイ電源レールで、入力は12V、出力は5V、最大負荷は2Aです。LC フィルタには市販の標準値が選択されました。ツールに以下を入力します。
| パラメーター | 値 |
|---|---|
| トポロジ | バック |
| 制御モード | 電圧モード |
| ボルト入力 | 12 ボルト |
| V_OUT | 5 ボルト |
| アイ・アウト | 2 A |
| リットル | 47 µH |
| C | 220 µF |
| ESR | 50 ミリオーム |
| F_SW | 100 kHz |
| V_ランプ | 1.0 ボルト |
| コンペンセーター | タイプ III |
| K | 2000 |
| f_z1 | 500 ヘルツ |
| f_z2 | 1500 ヘルツ |
| f_p1 | 20 kHz |
| f_p2 | 50 kHz |
LC の二重極と補償器の配置が重要な理由
LC 出力フィルタは、次の位置で二重極を生成します。
「MATHBLOCK_0」
この周波数では、パワーステージの位相は急激に低下します。補償器がない場合は最大180°です。タイプIIIの補償器は、クロスオーバーの前に位相を回復させるために、この二重極の近くに2つのゼロ (f_z1、f_z2) を配置します。2つの高周波極 (f_p1、f_p2) は、スイッチングノイズがループに再び入るのを防ぐために、クロスオーバーを超えるとゲインがロールオフします。
f_z1 を 500 Hz に、f_z2 を 1500 Hz に配置すると、LC の二重極が 1.57 kHz に配置されます。これは意図的なものです。500 Hz のゼロは、クロスオーバー周波数のすぐ近くで最大位相ブーストに達するほど早く位相の増幅を開始します。
モンテカルロの実行:本当の問題はどこに現れるのか
名目上の安定性は必要ですが、十分ではありません。実際の量産ボードには公差のある部品が使われています。モンテカルロセクションの設定:
| パラメーター | 値 |
|---|---|
| MCトライアル | 200,000 |
| インダクタの許容誤差 | ± 20% |
| コンデンサの許容誤差 | ± 20% |
| ESR 許容誤差 | ± 50% |
| ロードトレランス | ± 30% |
| 分布 | ガウス |
原因はESRと相互作用する出力コンデンサの許容誤差です。許容誤差が 20% の220µFのコンデンサは176µFになり、LCの二重極が約1.75kHzまでシフトします。それ自体の許容誤差が極端に低いESRと組み合わされると、位相ディップが深くなり、補償器のゼロがそれを効果的にブラケットしなくなります。
解決策:コンデンサの許容誤差を小さくしてください
モンテカルロ・セクションでコンデンサの許容誤差を± 20% から ± 10% に変更し、再実行してください (それ以外はすべて同じにしてください)。利回りは約 96% に跳ね上がります。位相マージンヒストグラムの左端が消えます。ワーストケースの試行では40°を超え、マージン中央値はしっかり51°になっています。
実際には、これは標準の電解コンデンサではなく、アルミニウムポリマーまたはX7R MLCCコンデンサを指定することを意味します。220 µF コンデンサ1個の場合のコスト差は通常数セントで、電界障害やボードの再スピンのコストは桁違いに高くなります。
ゲインプロットで注目すべき点
このツールのボード線図では、SPICE では見落としがちなことがいくつかすぐにわかります。
右面ゼロ (RHPZ) は電圧モードのバックコンバータではモデル化されていません (ブーストトポロジやフライバックトポロジではモデル化されます) が、ツールはここでは正しく除外しています。ブーストトポロジに切り替える場合は、RHPZ によって達成可能なクロスオーバー周波数が制限されることに注意してください。 ゲインはクロスオーバー付近でピークに達します。 K が高すぎると、ゲインカーブはクロスオーバーの直前にピークになります。ツールのゲイン・マージン・メトリックはこれを直接受け止めます。ゲイン・マージンが 6 dB を下回ると、K に戻ってください。 ESR ゼロ 220 µF コンデンサの 50 mΩ の ESR は、次の位置でゼロになります。「マスブロック_1」
このゼロによって14 kHzを超える位相ブーストが追加されるので便利ですが、補償器を再調整せずに低ESRのセラミック出力コンデンサに切り替えると、ループの動作が大きく変化します。
まとめ
公称設計は安定性検査に合格していますが、現実的な部品公差を考慮したモンテカルロ解析では、位相マージン閾値45°で故障率は 29% であることが明らかになっています。出力コンデンサの仕様を± 20% から± 10% に厳しくすると、設計に他の変更を加えなくても 96% を超える収率が得られます。
シミュレーションには数秒かかります。ボードの再スピンには数週間、数千ドルもかかります。ガーバーを送る前に安定性アナライザーを使用してください。
[SMPS コントロールループ安定性アナライザー] (/tools/smps-control-loop)
関連記事
Magnetics Optimizer: Finding the Pareto-Optimal Transformer Design With NSGA-II
Designing a flyback transformer by hand means picking one core from hundreds and hoping your intuition about the efficiency-versus-size trade-off is close. The Magnetics Optimizer runs NSGA-II across a 113-core vendor database, evaluates every candidate at 10 operating points, and hands you the Pareto front — the complete set of designs where you cannot improve efficiency without growing the core, and vice versa.
2026年3月1日
Power ElectronicsBuck Converter Design Guide: Inductor, Capacitor, and Efficiency
How to design a synchronous buck converter from scratch. Calculates duty cycle, inductor value, output capacitor, and estimates efficiency with worked examples.
2026年2月8日
EMC / CompliancePredicting Radiated Emissions Before FCC Testing: A PCB Engineer's Walkthrough
A hardware startup's SBC fails FCC Part 15 Class B pre-compliance on the first scan. Follow the analysis in the EMI Radiated Emissions Estimator to identify the dominant sources, predict which harmonics will hit the limit, and verify that three targeted design changes bring the 95th-percentile emission below the FCC threshold.
2026年3月1日