PDN インピーダンス:キャビティ共振とデカップリングのヒント

すべての高速PCBに見られる目に見えない問題

1.0V コアレールはスコープ上ではきれいに見えます。LDOレギュレーションの仕様では50mVのリップルと記載されていますが、測定値は30mVです。すべて問題ないようです。FPGA の設定に失敗するか、DDR コントローラが時折 ECC エラーを発生させるか、RF フロントエンドのスパーが予想外のオフセットで発生するまでは。

電力供給ネットワークのインピーダンスは、ほとんどのエンジニアが認識しているよりも多くのボード障害の原因です。電圧レールは、スイッチング周波数のリップルだけではありません。周波数に依存するインピーダンス、共振、および反共振を持つ伝送媒体であり、プロセッサの現在の要求は、DC から数百メガヘルツの帯域幅にわたって励起されます。その帯域幅全体にわたってフラットで低PDNインピーダンスのプロファイルを実現することがエンジニアリングの目標であり、そのためには、基板の周囲にバルクコンデンサを散乱させて最善の結果を期待するのではなく、キャビティ共振をモデル化する必要があります。

このチュートリアルでは、PDN インピーダンス・アナライザーを使用して、ミッドレンジ FPGA コア・レールの電力供給ネットワークを設計します。一見クリーンに見えるレールでも断続的な障害が発生する理由と、それを体系的に修正する方法を詳しく見ていきます。

目標インピーダンス:dV バジェットからの逆算法

目標インピーダンスの計算から始めましょう。

リップルバジェットが± 5%、ワーストケースのトランジェントが2A (LUTスイッチング) の1.0Vコアレールの場合、目標は以下のとおりです。この25mΩの目標は、DCから大きな電流トランジェントが発生する最高周波数（このFPGAでは約300MHz）まで達成する必要があります。ほとんどのエンジニアはここで止まり、問題にコンデンサを投げかけます。それは間違いだ。

VRM パラメータとして、100 μH インダクタンス (ポイントオブロードコンバータの標準)、5 mΩ DCR、10 MHz 帯域幅 (POL レギュレータのクローズドループ帯域幅) を入力します。これらのパラメータは、VRMが効果的なレギュレーションを行わなくなる場所と、コンデンサが引き継ぐべき場所を決定します。10 MHz 未満では、レギュレータは電圧ドループをアクティブに補正します。それ以上は、コンデンサでレールを安定させる必要があります。

平面対空洞共振器

ここが面白いところです。電源プレーンとグランドプレーンの間に4ミルFR-4を備えた100mm×80mmの4層ボードは、単なる受動導体ではなく、共振空洞です。並列プレーンは定在波モードをサポートする誘電体負荷導波管を形成し、これらのモードはPDNインピーダンスプロファイルではLC回路のように見えます。

空洞共振周波数の最低値は次のとおりです。

FR-4 (ε_r = 4.3) を搭載した 100mm ボードの (m=1、n=0) モードの場合:ボード寸法と誘電率をツールに入力します。インピーダンス・プロットには、反共振ピーク (723 MHz、1.03 GHz、1.26 GHz で急激なスパイクが発生し、空洞は高インピーダンス LC 共振器のように見えます) がすぐに表示されます。これらのピークの間では、キャビティのインピーダンスが実際に低下します。飛行機が助けてくれます。しかし、デカップリング・コンデンサを使用しないと、FPGAが電流トランジェントを引っ張っている10MHz～300MHz帯域のほとんどで、インピーダンスが25mΩの目標を上回ります。

これらのキャビティモードこそが、「プレーンは大きなコンデンサ」だけに頼ることができない理由です。実際はそうですが、それは特定の周波数でのみ可能です。反共振のピーク時には、役に立たないというよりはむしろ悪くなります。

コンデンサの選択:データベースが重要な理由

このツールには、ESR、ESL、および静電容量の測定値を含む、一般的な 0402、0201、0105 MLCC コンデンサのデータベースが含まれています。これは単なる利便性ではありません。コンデンサの自己共振周波数 (SRF) によって、インピーダンスを最小にする場所が決まるため、この点は非常に重要です。

400 pH ESL を搭載した 100 nF の 0402 コンデンサは 25 MHz で共振します。その周波数以下ではコンデンサとして、それ以上ではインダクタとして動作します。1 nF の 0201 と 150 pH の ESL は 130 MHz で共振します。効果的なPDN設計では、複数のコンデンサ値をずらして、共振のカスケードを目標インピーダンスより低く保ちます。これはコンデンサ値インターリーブと呼ばれる手法です。

ただ任意の値を選んで、その値がうまくいくことを期待することはできません。ESL は、ほとんどのエンジニアが考える以上に重要です。100nFのコンデンサを20個搭載したボードは、すべてパッケージサイズが同じで、すべて同じ周波数で共振し、インピーダンス・プロファイルにギャップが残り、トランジェントによって電圧ドループが発生するため、まだ故障しています。

ジェネティック・アルゴリズム・オプティマイザの実行

最適化目標を設定します。合計で最大20個のコンデンサを含むコンデンサライブラリを使用して、DCから300MHzまでの範囲でZ <25mΩを達成します。300 世代にわたって遺伝的アルゴリズムを有効にします。

GAは、目標値と総コンデンサ数を超えるとインピーダンス違反にペナルティを課す適合度関数を最小限に抑えます。インピーダンス仕様を満たすコンデンサの最小数を見つけようとしています。なぜなら、どのコンデンサにもコスト、基板面積、および組み立て時間がかかるからです。

コンバージェンス (このボードサイズでは通常200～250世代) 後、オプティマイザは以下を選択します。

-4× 10 μF 0402 (バルク、100 kHz～5 メガヘルツをカバー) -6× 100 nF 0402 (中周波数、5 ～ 50 メガヘルツをカバー) -6× 10 nF 0201 (高周波、50 ～ 200 メガヘルツをカバー) -4× 1 nF 0201 (200—500 MHz をカバー)

結果として得られるインピーダンス・プロファイルは、100 kHz から 280 MHz まで 8 ～ 15 mΩ でフラットになり、25 mΩ の目標値をはるかに下回っています。300 MHz を超えると、空洞共振が支配的になり、インピーダンスが上昇しますが、この FPGA では、これらの周波数では大きな過渡電流は発生しません。より高速なデバイスを駆動する場合は、フラット・インピーダンス領域をより高い周波数で拡張する必要があります。

注目すべきは、GAが、経験豊富なパワーインテグリティエンジニアが直感的に使用しているのと同じコンデンサステージング戦略を発見したことです。これは魔法ではありません。手作業で行うよりも速く設計空間を体系的に探索しているだけです。

コンバージェンス履歴から、さらに多くのコンデンサが必要かどうかがわかります

GA の実行中は、コンバージェンス履歴チャートをご覧ください。第100世代以降で頭打ち状態になり、適合度が制約を上回っているということは、局所的な最小値に達したことを意味します。アルゴリズムでは、使用可能なコンデンサタイプで解を見つけることができません。許容ライブラリに高周波コンデンサタイプをもう1つ追加してみるか、コンデンサの最大数を増やしてみてください。

滑らかに単調に減少してゼロフィットになるということは、最大容量より少ないコンデンサでも目標を達成できるということです。これはコスト最適化に役立つ情報です。

この例の 20 コンデンサの予算では、180 世代までにコンバージェンスの適合度はゼロになります。予算を16個のコンデンサに減らしても、適合度はゼロです。300MHz未満では、4×1 nFのコンデンサは不要です。これにより、性能を損なうことなく、基板面積とBOMコストを節約できます。ほとんどのエンジニアは、安全のために20個のコンデンサをすべて配置していました。これはまさに、コストを押し上げるような過剰設計です。

反共振問題

このツールですぐに明らかになった結果の 1 つは、10 μF と 100 nF のコンデンサ間の約 8 MHz での反共振です。これは古典的なトラップです。10μFのコンデンサが容量性動作から誘導性動作に移行しても、100nFのコンデンサがまだ容量性である場合、2つのコンデンサはインピーダンスのピークが高い並列LC回路を形成します。ツールはこれを8MHzでのスパイクとして示し、プロセッサがその周波数で大きなエネルギーの過渡電流を引っ張ると、ボードに十分な容量があっても電圧降下が見られます。

この問題を解決するには、コンデンサの値のいずれか (通常は0.1～1Ω、他の場所でインピーダンスを大幅に増加させずに共振のQを消滅させる) と直列にダンピング抵抗を追加するか、中間1μFの値を追加してギャップを埋めます。後者は、GAが予算の制約なしに稼働させたときに発見するものです。つまり、反共振が発生する場所に正確に1μFのコンデンサを独立して配置しているのです。

これがPDN設計の中心となる洞察です。つまり、ノイズをバイパスするだけではなく、インピーダンス・スペクトルを設計しているのです。コンデンサ、VRM出力インピーダンス、プレーンキャビティモード、ビアインダクタンスはすべて相互作用して、周波数に依存する複雑なインピーダンスプロファイルを作成します。GAは、何十年にもわたる経験に基づいたヒューリスティックが体系化したものを発見し、それを30秒未満で実行します。すべての共振と反共振を手動で計算する必要はありません。

設計を繰り返したり、ターゲット・インピーダンスを調整したり、基板の寸法を変更したり、VRM トポロジーを交換したりして、インピーダンス・プロファイルへの影響をすぐに確認できます。そのフィードバックループこそが、PDN デザインをブラックアートからエンジニアリングに変えるのです。

PDN インピーダンスアナライザー