PDN インピーダンス解析:キャビティ共振、デカップリング最適化、フラットインピーダンスプロファイル

すべての高速PCBに見られる目に見えない問題

1.0Vのコアレールはオシロスコープで見ると綺麗に見えます。LDOレギュレーションの仕様では50mVのリップルと記載されており、測定値は30mVです。すべて問題ないようです。FPGA の設定に失敗したり、DDR コントローラが時折 ECC エラーを発生させたり、RF フロントエンドのスパーが予想外のオフセットで現れたりするまでは。

パワー・デリバリー・ネットワーク (PDN) のインピーダンスは、ほとんどのエンジニアが認識しているよりも多くのボード障害の原因です。電圧レールは、スイッチング周波数のリップルだけではありません。周波数に依存するインピーダンス、共振、および反共振を伴う伝送媒体であり、プロセッサの現在の要求は、DC から数百メガヘルツの帯域幅にわたって励起されます。その帯域幅全体にわたってフラットで低PDNインピーダンスのプロファイルを実現することがエンジニアリングの目標です。そのためには、バルク・コンデンサを配置するだけでなく、空洞共振をモデル化する必要があります。

このチュートリアルでは、PDN インピーダンスアナライザーを使用して、ミッドレンジ FPGA コアレイル用の電力供給ネットワークを設計します。

目標インピーダンス:dV バジェットから逆算して考える

最初の計算は目標インピーダンスです。

「MATHBLOCK_0」

リップルバジェットが± 5%、ワーストケースのトランジェントが2A (LUTスイッチング) の1.0Vコアレールの場合、目標は以下のとおりです。

「マスブロック_1」

この25mΩの目標は、DCから大きな電流トランジェントが発生する最高周波数 (このFPGAでは約300MHz) まで達成する必要があります。VRM パラメータとして、100 μH インダクタンス (一般的なポイントオブロードコンバータ)、5 mΩ DCR、10 MHz 帯域幅 (POL レギュレータのクローズドループ帯域幅) を入力します。これらのパラメータは、VRMが効果的なレギュレーションを行わなくなる場所と、コンデンサが引き継ぐべき場所を決定します。

平面対空洞共振器

電源プレーンとグランドプレーンの間に4ミルFR-4を配置した100mm×80mmの4層基板には、PDNインピーダンスプロファイルではLC回路のように見える特性インピーダンスと共振モードがあります。空洞共振周波数の最小値は次のとおりです。

「マスブロック_2」

FR-4 (ε_r = 4.3) を搭載した 100mm ボード上の (m=1、n=0) の場合:

「マスブロック_3」

基板の寸法と誘電率をツールに入力します。インピーダンス・プロットには、反共振ピーク（723 MHz、1.03 GHz、1.26 GHz）で急激なスパイクが発生し、空洞は高インピーダンスの LC 共振器のように見えます。これらのピークの間では、キャビティのインピーダンスが低下します。実際には平面が助けになっています。しかし、デカップリング・コンデンサを使用しないと、10 MHz～300 MHzの帯域のほとんどで、インピーダンスが目標の25mΩを上回ります。

コンデンサの選択:データベースが重要な理由

このツールには、ESR、ESL、および静電容量の測定値を含む、一般的な 0402、0201、0105 MLCC コンデンサのデータベースが含まれています。コンデンサの自己共振周波数 (SRF) によって、インピーダンスを最小にする場所が決まるため、これは重要です。

「MATHBLOCK_4」

400 pH ESL を搭載した 100 nF の 0402 コンデンサは 25 MHz で共振します。その周波数以下ではコンデンサとして動作し、それ以上ではインダクタとして動作します。1 nF の 0201 と 150 pH の ESL は 130 MHz で共振します。効果的なPDN設計では、複数のコンデンサ値をずらして共振のカスケードを目標インピーダンス以下に維持します。これはコンデンサ値インターリーブと呼ばれる手法です。

遺伝的アルゴリズムオプティマイザの実行

最適化目標を設定します。合計で最大20個のコンデンサを含むコンデンサライブラリを使用して、DCから300MHzまでの範囲でZ <25mΩを達成します。300 世代にわたって遺伝的アルゴリズムを有効にします。

GA は、目標値と総キャパシタ数を超えるとインピーダンス違反にペナルティを課す適合度関数を最小化します。コンバージェンス (このボードサイズでは通常200～250世代) 後、オプティマイザは以下を選択します。

-4× 10 μF 0402 (バルク、100 kHz～5 メガヘルツをカバー) -6× 100 nF 0402 (中周波数、5 ～ 50 メガヘルツをカバー) -6× 10 nF 0201 (高周波、50 ～ 200 メガヘルツをカバー) -4× 1 nF 0201 (200—500 MHz をカバー)

結果として得られるインピーダンス・プロファイルは、100 kHz から 280 MHz まで 8 ～ 15 mΩ で平坦で、25 mΩ の目標値をはるかに下回っています。300 MHz を超えると、空洞共振が支配的になり、インピーダンスが上昇しますが、この FPGA では、これらの周波数では大きな過渡電流は発生しません。

コンバージェンス履歴から、さらにコンデンサが必要かどうかがわかります

GA の実行中は、コンバージェンス履歴チャートをご覧ください。適応度がまだ制約を上回っている状態で第100世代以降に停滞しているということは、局所的な最小値に達したことを意味します。許容ライブラリにもう1つの高周波コンデンサタイプを追加してみてください。適応度がゼロまで滑らかに単調に低下すれば、最大容量より少ないコンデンサで目標を達成できるということです。

この例の 20 キャパシタバジェットでは、180 世代までにコンバージェンスはゼロ適合度に達します。バジェットを 16 個のコンデンサに減らしても (300 MHz 未満では 4× 1 nF のコンデンサは不要)、基板面積と BOM コストを節約できるという利点もあります。

反共振問題

このツールですぐに明らかになった結果の 1 つは、10 μF と 100 nF のコンデンサ間の約 8 MHz での反共振です。10μFのコンデンサが容量性から誘導性に、100nFのコンデンサが容量性から容量性に移行すると、2つのコンデンサはインピーダンスのピークが高い並列LC回路を形成します。このツールは、この現象を 8 MHz でのスパイクとして示しています。

この問題を解決するには、コンデンサの値の 1 つに直列にダンピング抵抗を追加するか、中間の 1 μF 値を追加してギャップを埋めます。後者は、GAが予算の制約なしに稼働させたときに発見するものです。つまり、反共振が発生する場所に正確に1μFのコンデンサを個別に配置しているのです。

これがPDN設計の中心となる洞察です。つまり、ノイズをバイパスするだけではなく、インピーダンス・スペクトルを設計しているのです。GAは、何十年にもわたる経験主導のヒューリスティックが体系化したものを発見し、それを30秒未満で実現します。

[PDN インピーダンスアナライザー] (/tools/pdn-インピーダンス)