PCB スタックアップ設計と制御インピーダンス:実践ガイド

スタックアップ設計が重要な理由

すべての高速PCBまたはRF PCBは、「目標インピーダンスを達成するにはどの層スタックが必要か」という同じ質問から始まります。* これを間違えると、レイアウト、ファブ、および立ち上げに至るまで、シグナルインテグリティの問題に対処することになります。正しく設定すれば、制御されたインピーダンスは形状から自然に低下します。

このガイドでは、PCBインピーダンスの背後にある物理学、材料と層数の選択方法、および [PCB Stack-Up Builder] (/tools/pcb-stackup) を使用してスタックをインタラクティブに設計する方法について説明します。

物理学:トレースジオメトリがインピーダンスを設定する方法

PCB トレースは伝送線路です。その特性インピーダンス「MATHINLINE_3」は、次の4つの要素に依存します。

1.トレース幅 (「MATHINLINE_4」) — トレースの幅が広いほどインピーダンスが低くなります 2.誘電体の高さ (「MATHINLINE_5」) — トレースから最も近い基準 (グランド) 面までの距離 3.誘電定数 (「MATHINLINE_6」) —「MATHINLINE_7」が高いほどインピーダンスが低くなります 4.銅の厚さ (「MATHINLINE_8」) — 影響はわずかですが、正確なモデルには含まれています

この関係は線形ではありません。Hammerstad-Jensen (1980) モデルでは、マイクロストリップのクローズドフォーム近似が最も広く使われています。

「MATHBLOCK_0」

ここで、「MATHINLINE_9」は正規化された幅、「MATHINLINE_10」は実効誘電率 (基板とトレース上の空気の加重平均) です。この計算式の精度は「MATHINLINE_11」の場合 1% を上回ります。

トレースモード:マイクロストリップ、ストリップライン、CPWG

マイクロストリップ

最も一般的な形状は、外側の層にトレースがあり、その下にグランドプレーンがあるものです。電磁場の一部は誘電体に、一部は空気中にあるので、「MATHINLINE_12」です。

使用するタイミング: 外層にシングルエンド信号を配置 — ほとんどのデジタルI/O、中速クロック、プロービングに容易にアクセスする必要があるRFトレースなど。

組み込みマイクロストリップ

マイクロストリップと同じですが、ソルダーマスクオーバーレイが付いています。カバーは「MATHINLINE_13」を増加させ、「MATHINLINE_14」を数オーム*下げる*。ベアボードのインピーダンス測定値は最終アセンブリと一致しないため、製造時には必ずこの点を考慮してください。

ストリップライン

2 つのグランドプレーンの間に埋もれた痕跡。フィールドはすべて誘電体に含まれているので、まさに「MATHINLINE_15」です。ストリップラインはマイクロストリップよりもシールドが良く、放射も少ないですが、同じインピーダンスでもトレースが狭くなります。

使用するタイミング: 敏感な高速信号 (DDR4/5データ、PCIe、USB 3.x)、および隣接する信号からの十分な絶縁が必要なトレース用の内層ルーティング。

非対称ストリップライン

トレースが2つの基準面の中心になっていないと (実際のスタックアップでは一般的)、インピーダンスがシフトします。IPC-2141Aの補正係数はこれを処理します。

「マスブロック_1」

ここで、「MATHINLINE_16」はより近い平面までの距離で、「MATHINLINE_17」は、「MATHINLINE_17」です。

ディファレンシャルペア

相補信号を伝送する 2 つの結合トレース差動インピーダンス「MATHINLINE_18」は、シングルエンドの「MATHINLINE_19」とトレース間の結合 (端から端までの間隔「MATHINLINE_20」で設定) の両方に依存します。

「MATHBLOCK_2」

タイトカップリング (「MATHINLINE_21」が小さい) は、「MATHINLINE_22」を「MATHINLINE_23」より小さくします。「MATHINLINE_24」ディファレンシャルが100個の場合、トレース幅と同じ間隔でシングルエンドの「MATHINLINE_25」を約50〜55個ターゲットにします。

CPWG (グランド付きコプレーナ導波管)

同一平面上のグランドに隣接するトレースが同じ層に流れ、さらにその下にグランドプレーンが流れます。CPWGはインピーダンスの計算に楕円積分を使用しており、リターン電流が信号の近くに留まるため、優れた高周波性能が得られます。

使用するタイミング: ミリ波設計、RF コネクター (SMA ラウンチパッド) など、ビア遷移を最小限に抑えた厳密なインピーダンス制御が必要なあらゆる配線。

材質の選択

RF+デジタル混合ボードの場合は、ハイブリッドスタックを検討してください。RFには外層にRogers、デジタルルーティングとコスト管理にはFR4コアを使用します。

レイヤー数の選択

-2層:ホビーボード、シンプルな回路。制限付きインピーダンス制御。 -4層: ほとんどのデザインのスイートスポットです。信号、グランド、電源、信号はインピーダンスの制御された表面が2つあります。 -6 層: 内部信号層を追加して高密度ルーティングを実現します。DDR4 メモリインターフェースに共通です。 -8 レイヤー: サーバー、ネットワーク、コンプレックス RF。ロジャース素材を使用した専用の RF レイヤーを使用できます。

DFM に関するヒント

1.銅層を対称に保つ — 層数が奇数になると、積層中に反りが生じます 2.プリプレグの最小厚さ:75「MATHINLINE_28」m — より薄いプリプレグは標準的なファブプロセスでは信頼性が低い 3.ファブの図面でインピーダンスを指定してください — ほとんどのファブでは、ターゲットに合わせてトレース幅を± 10% 調整します 4.エッチファクターを考慮 — 外側の層は内側の層よりも多くエッチングします。製造工場はそのプロセスを熟知しています。 5.可能な限り、すべての層に同じ誘電体材料を使用する — 材料が混在していると、コストとリードタイムが増加する

試してみよう:インタラクティブ・スタックアップ・ビルダー

当社の [PCB スタックアップビルダー] (/tools/pcb-stackup) では以下のことが可能になります。

-レイヤーをドラッグアンドドロップであらゆるスタック構成を構築できます -8つのプリセットスタックから選択 (2L ホビーから 8L ハイブリッドロジャース) -本物の素材を選んでください — FR4、ロジャース RO4003C/RO4350B/RO3003、メグトロン 6、PTFE -すべての8つのトレースモード (マイクロストリップ、ストリップライン、ディファレンシャル、CPWG) の計算インピーダンス -ターゲットインピーダンスを指定してトレース幅を求める -CSV をファブ図面用にエクスポート -レイヤーの厚さが比例し、トレースがオーバーレイされた状態で、ライブ断面を確認

すべての計算は、Hammerstad-Jensen (1980)、Cohn (1954)、IPC-2141A の数式を使用してブラウザ上で実行されます。サーバーとの往復がなく、すぐに結果が得られます。

参考文献

-Hammerstad, E. & Jensen, O.「マイクロストリップ・コンピュータ支援設計の正確なモデル」IEEE MTT-S ダイジェスト、1980 年。 -コーン、S.B.「シールドストリップ伝送線路の特性インピーダンス」プロシージャファイア、1954年。 -IPC-2141A。「高速制御インピーダンス回路基板の設計ガイド。」 -ブリティッシュコロンビア州ワデル。*送電線設計ハンドブック* アーテックハウス、1991年 -ボガティン、E.*信号と電力のインテグリティ — 簡略化。* 第3版、ピアソン、2018年