PDN インピーダンス:キャビティ共振とデカップリングのヒント

すべての高速PCBに見られる目に見えない問題

1.0V コアレールはスコープ上ではきれいに見えます。LDOレギュレーションの仕様では50mVのリップルと記載されていますが、測定値は30mVです。すべて問題ないようです。FPGA の設定に失敗するか、DDR コントローラが時折 ECC エラーを発生させるか、RF フロントエンドのスパーが予想外のオフセットで発生するまでは。

電力供給ネットワークのインピーダンスは、ほとんどのエンジニアが認識しているよりも多くのボード障害の原因です。電圧レールは、スイッチング周波数のリップルだけではありません。周波数に依存するインピーダンス、共振、および反共振を持つ伝送媒体であり、プロセッサの現在の要求は、DC から数百メガヘルツの帯域幅にわたって励起されます。その帯域幅全体にわたってフラットで低PDNインピーダンスのプロファイルを実現することがエンジニアリングの目標であり、そのためには、基板の周囲にバルクコンデンサを散乱させて最善の結果を期待するのではなく、キャビティ共振をモデル化する必要があります。

このチュートリアルでは、PDN インピーダンス・アナライザーを使用して、ミッドレンジ FPGA コア・レールの電力供給ネットワークを設計します。一見クリーンに見えるレールでも断続的な障害が発生する理由と、それを体系的に修正する方法を詳しく見ていきます。

目標インピーダンス:dV バジェットから逆算してみる

目標インピーダンスの計算から始めましょう。

リップルバジェットが± 5%、ワーストケースのトランジェントが2A（LUTスイッチング）の1.0Vコアレールの場合、目標は次のとおりです。

この25 mΩ の目標は、DCから大きな電流トランジェントが発生する最高周波数（このFPGAでは約300MHz）まで達成する必要があります。ほとんどのエンジニアはここで立ち止まり、問題にコンデンサを投げつけます。それは間違いだ。

VRMパラメータとして、DCR 5 mΩ と帯域幅 10 MHz (POLレギュレータのクローズドループ帯域幅で、このツールが受け付ける上限値) を入力します。VRM のインダクタンスの入力欄はありません。ツールはこの2つからVRMの出力インダクタンスを $L_{VRM} = R_{DC} / (2\pi f_{BW})$ として導出します (ここでは 80 pH)。これと直列に入るのが基板インダクタンスで、レギュレータからビア、配線、コネクタを通ってプレーンに至る経路のインダクタンスです。これは独立した入力で既定値は 1 nH、このチュートリアルでも既定値のままにします。これらのパラメータは、VRMが効果的なレギュレーションを行わなくなる場所と、コンデンサが引き継ぐべき場所を決定します。レギュレータは帯域幅の 10 MHz まで電圧ドループを補正しますが、給電経路は約 3.6 MHz ですでに 25 mΩ に達します。そのため数MHzを超えると、レールを安定に保てるのはコンデンサだけです。

平面対空洞共振器

ここが面白いところです。電源プレーンとグランドプレーンの間に4ミルFR-4を備えた100mm×80mmの4層ボードは、単なる受動導体ではなく、共振空洞です。並列プレーンは定在波モードをサポートする誘電体負荷導波管を形成し、これらのモードはPDNインピーダンスプロファイルではLC回路のように見えます。

空洞共振周波数の最低値は次のとおりです。

FR-4 (ε_r = 4.3を搭載した100mmボードの (m=1、n=0) モードの場合:

ボードをツールに入力します。幅 100 mm、長さ 80 mm、誘電率 4.3、プレーン間隔 0.1016 mm (4 mil)、損失正接は既定値の 0.02 です。ポートはFPGAの電源ピンの位置 x = 25 mm、y = 20 mm に置き、ポートサイズは既定値の 1 mm 角のままにして、1 kHz から 2 GHz までスイープします。ポートにサイズが必要なのは、キャビティのモード和が1点では収束しないからです。インピーダンス・プロットのキャビティ単体のトレースには、反共振ピークがすぐに現れます。723 MHz (TM10)、904 MHz (TM01)、1.16 GHz (TM11) の鋭いスパイクで、そこではキャビティが高インピーダンスのLC共振器のように振る舞います。共振テーブルには 2 GHz 以下のモードがあと4つ表示されますが、このポートはそのすべての節に位置するため、スパイクとしては現れず、テーブルでは「このポートでは見えない」と表示されます。ポートを空欄にすると、ツールはボードの3分の1の点、ここでは (33.3 mm, 26.7 mm) に置き、7つのモードがすべて現れます。$\cos(m\pi/3)$ はゼロにならないので、そこを節とするモードはありません。ボード中央に置くと、最初の3つも消えます。中央は、添字に奇数を含むすべてのモードの節だからです。これらのピークの間では、キャビティのインピーダンスは実際に低下します。プレーンが助けてくれているのです。しかし、デカップリング・コンデンサがなければ、インピーダンスは 3.6 MHz から 266 MHz まで目標の 25 mΩ を超えます。FPGAが過渡電流を引き込む帯域の大部分です。84 MHz 付近では数十オームに達し、そこでは給電経路のインダクタンスがプレーンの 3.0 nF と共振しています。この範囲で目標を下回るのは 266 MHz から 299 MHz の1か所だけで、これはプレーン自身の直列共振、つまりプレーンの 3.0 nF と、ポートからプレーンの残りの部分へ広がるスプレッディングインダクタンスとの共振です。

これらのキャビティモードこそが、「プレーンは大きなコンデンサ」だけに頼ることができない理由です。実際はそうですが、特定の周波数でのみです。反共振のピーク時には、役に立たないというよりはむしろ悪くなります。

コンデンサの選択:データベースが重要な理由

ツールのオプティマイザは、7種類のMLCCを収めた内蔵データベースを使います。0402 の 1 nF、10 nF、100 nF、1 μF、0603 の 10 μF、0805 の 47 μF、1206 の 100 μF で、それぞれに代表的なESRとESLが設定されています。これは単なる利便性の問題ではありません。コンデンサの自己共振周波数 (SRF) によって、インピーダンスが最小になる場所が決まるため、非常に重要です。

400 pH ESL を搭載した 100 nF の 0402 コンデンサは 25 MHz で共振します。その周波数以下ではコンデンサとして、それ以上ではインダクタとして動作します。ESL 300 pH の 1 nF 0402 は 291 MHz で共振します。効果的なPDN設計では、複数のコンデンサ値をずらして、共振のカスケードを目標インピーダンスより低く保ちます。これはコンデンサ値インターリーブと呼ばれる手法です。

ただ任意の値を選んで、それがうまくいくことを期待することはできません。ESL は、ほとんどのエンジニアが考える以上に重要です。100nFのコンデンサを20個搭載したボードは、すべてパッケージサイズが同じで、すべて同じ周波数で共振し、インピーダンス・プロファイルにギャップが残り、トランジェントによって電圧ドループが発生するため、まだ故障しています。

ジェネティック・アルゴリズム・オプティマイザの実行

最適化目標を設定します。目標インピーダンスは 25 mΩ、コンデンサは合計で最大20個です。設計と判定の対象となる帯域はツールが決めます。スイープの下限から、基板の最初のキャビティモードの 80% まで (スイープの上限のほうが低ければそこまで) で、ここでは 1 kHz から 578 MHz、723 MHz の TM10 より下です。これはこのFPGAに必要な 300 MHz をカバーします。この上端より上では、コンデンサではなくプレーンペアのキャビティがインピーダンスを決めます。遺伝的アルゴリズムの規模はレーンで決まり、無料レーンでは200個の候補設計を150世代、有料レーンでは400個を400世代です。

GAは設計を2段階で順位付けします。1段階目はただ1つの数値、その帯域内のどこかでのインピーダンスと目標値の比の最大値です。目標が平坦なら、最悪の1点が電圧ドループを決めるからです。1未満なら目標を満たしています。この最悪値が最も低い値から 0.1 dB 以内の設計は同等とみなされ、ツールはその中から帯域の残りの部分を最も低く保つ設計を選びます。その際の基準は、予算で届く周波数では目標値、届かない周波数では下限値（予算内の設計が達成できる最小のインピーダンス）です。結果ではそれらの周波数が到達できない範囲として、範囲ごとの下限値とともに示され、判定に含まれます。最後の世代のあと、見つかった最良の設計は、コンデンサを1個追加する、外す、別の種類に替えるという1手ずつの変更で精密化されます。判定には同じ2段階を、グリッド点の間の真の最悪値で使い、どの1手でも順位が上がらなくなるまで続けます。別の乱数シードで再実行しても同じ設計が返ります。コンデンサの数にはペナルティを課さないため、通常は予算を使い切ります。インピーダンス仕様を満たす最小の個数を見つけるのは設計者の仕事であり、それは重要です。どのコンデンサにもコスト、基板面積、組み立て時間がかかるからです。

無料レーンでは、最良の設計は第3世代で改善が止まり、オプティマイザは以下を選択します。

• 1× 1 μF 0402 (SRF 7 MHz)
• 1× 100 nF 0402 (SRF 25 MHz)
• 14× 10 nF 0402 (SRF 85 MHz)
• 4× 1 nF 0402 (SRF 291 MHz)

この設計は不合格です。プロファイルはレギュレータの 5 mΩ から始まり、約 2.7 MHz で目標値を超えます。45 MHz までは目標を上回ったままで、16 MHz 付近で 46 mΩ のピークに達し、175 MHz から 262 MHz で再び目標を上回って、238 MHz で 78 mΩ のピークに達します。これがツールの報告する最悪値で、目標を +9.9 dB 上回ります。381 MHz からはプロファイルが最初のキャビティモードに向かって上昇し、ツールは 473～578 MHz を到達できない範囲として示します。ライブラリの部品20個では、そこで 25.11 mΩ を下回れないからです。判定は帯域全体を対象にしますが、この FPGA では 300 MHz を超える周波数で大きな過渡電流は発生しないため、ここで問題になるのはそれより下の違反です。より高速なデバイスを駆動する場合は、低インピーダンス領域をより高い周波数まで広げる必要があります。

注目すべきは、GAが、経験豊富なパワーインテグリティエンジニアが直感的に使用しているのと同じコンデンサステージング戦略を発見したことです。これは魔法ではありません。手作業で行うよりも速く設計空間を体系的に探索しているだけです。

コンバージェンス履歴から、さらに多くのコンデンサが必要かどうかがわかります

結果のコンバージェンス履歴チャートを確認してください。適合度が1を上回ったまま頭打ちになっている場合、許可されたコンデンサでは解が見つからないことを意味します。ライブラリは固定なので、調整できるのは予算です。コンデンサの最大数を増やしてください。

曲線が1を下回れば目標を満たしており、どれだけ下回ったかが、その予算で得られるマージンを示します。これはコスト最適化に役立つ情報です。ただし、この曲線は周波数グリッド上で求めた最悪の比であり、判定はグリッド点の間でツールが求める精密化した最悪値を使うため、判定は曲線の最後の値より少し高く出ることがあります。

この例の20個という予算では、曲線は第3世代までに 3.12 で平らになり、その後まったく動きません。GAは、ライブラリの部品20個の組み合わせでこのボードを 25 mΩ 以下に抑えるものを見つけられないのです。予算を増やして再実行します。コンデンサ40個では最良の設計でもまだ 1.9 dB 届かず、50個で 23.6 mΩ となって合格し、80個では最悪値が 14.0 mΩ と目標を 5.0 dB 下回ります。80個のうち72個は 1 nF と 10 nF の部品です。実行が不合格になるまで予算を減らしていくことで、機能する最小のBOMが見つかります。

反共振問題

このツールですぐに明らかになる結果の1つが、10 nF と 1 nF のコンデンサ間の約 238 MHz での反共振です。これは古典的な落とし穴です。10 nF のコンデンサは SRF の 85 MHz を超えると誘導性になり、1 nF のコンデンサは 291 MHz まで容量性のままで、プレーンも 280 MHz 付近の直列共振までは容量性です。その間では、誘導性の 10 nF のバンクと、容量性の 1 nF のバンクおよびプレーンが並列LC回路を形成し、高いインピーダンスピークが生じます。ツールはこれを 238 MHz の 78 mΩ のスパイクとして示します。プロセッサがその周波数で大きなエネルギーを伴う過渡電流をたまたま引き込むと、ボードに十分な容量があっても電圧ドループが見られます。

この問題を解決するには、コンデンサの値のいずれかと直列にダンピング抵抗 (通常は 0.1～1 Ω で、他の周波数のインピーダンスを大きく上げずに共振のQを抑えます) を追加するか、中間の値を追加してギャップを埋めます。ツールのライブラリには 1 nF と 10 nF の間の値がないため、予算を増やすとGAは代わりに力ずくの方法、つまり両方を増やす方法をとります。コンデンサ80個でも反共振は 250 MHz 付近に残りますが、14.0 mΩ まで下がります。

これがPDN設計の中心的な洞察です。つまり、ノイズをバイパスするだけでなく、インピーダンススペクトルを設計しているのです。コンデンサ、VRM出力インピーダンス、プレーンキャビティモード、ビアインダクタンスはすべて相互作用して、周波数に依存する複雑なインピーダンスプロファイルを作成します。GAは、何十年にもわたる経験に基づいたヒューリスティックが体系化したものを発見し、それを30秒未満で実現します。すべての共振と反共振を手動で計算する必要はありません。

設計を繰り返したり、ターゲット・インピーダンスを調整したり、基板の寸法を変更したり、VRM トポロジーを交換したりして、インピーダンス・プロファイルへの影響をすぐに確認できます。そのフィードバックループこそが、PDN デザインをブラックアートからエンジニアリングに変えるのです。