Sパラメータのディエンベディング:VNA測定からのフィクスチャコネクタの削除
Sパラメータ解析パイプラインの実践的なチュートリアル:生のVNAデータの表示、コネクタの応答の特定、タイムゲーティングの適用によるPCBトレースDUTの分離、受動性のチェック、ディエンベディングファイルのカスケードによるクリーンなトレースのみのSパラメータの取得などです。
問題:お使いの VNA がフィクスチャも測定する
これで、DC から 10 GHz までの挿入損失の特性を調べるために、Rogers 4003C テストボードで 10 cm のマイクロストリップトレースを測定しました。.s2p ファイルをエクスポートして S21 をプロットすると、予想外の 7 GHz 付近の大きな切り欠きがすぐにわかります。基板製造上の問題だと指摘する前に、自問してみてください。SMA コネクタの起動位置に合わせてキャリブレーションしたのか、それともトレースエッジのリファレンスプレーンに合わせてキャリブレーションしたのか、ということです。
ほとんどのベンチセットアップでは、答えは前者です。ボードを VNA に接続するのに使用する 2 つの SMA コネクタは、キャリブレーションプレーンの内側にあります。ビア遷移、コネクタ本体、ローンチパッドでの不連続性など、これらを組み合わせた応答は、トレース測定の最上位に位置付けられます。ディエンベディングを行うとフィクスチャ応答が削除され、トレースのSパラメータだけが残ります。
S パラメータ解析パイプラインツールでは、1 つの.s2p ファイルに対して、表示、受動性チェック、タイムゲート、ディエンベッドの 4 つの操作を連鎖させることができます。ここでは、これらを順番に実行する方法を説明します。
ステップ 1: 見る — 何を見ているのかを把握する
次のパイプライン設定を使用して、2 ポートの.s2p ファイルを VNA からロードします。
| パラメーター | 値 |
|---|---|
| リファレンスインピーダンス | 50 Ω |
| フリースタート | 0 (ファイル範囲を使用) |
| フリークストップ | 0 (ファイル範囲を使用) |
| オペレーション | ビュー |
コネクタが優勢な応答を示す原因は何か?次の点に注意してください。 -2 GHz 未満では、S11 ピーク (リターンロスが低い) が鋭い (リターンロスが悪い)。これは SMA ローンチパッドが50 Ω に対して広すぎる場合によく見られる現象です。 -S21 のリップルがコネクタ本体の電気的長さの 2 倍に相当する周期性 (往復で約 50 ~ 100 ps) -コネクタピン長の1/4波共振と一致する任意の切り欠き
S21 が最大 6 GHz まで異常に良好に見えるのに崖から落ちた場合は、本物の DUT 損失メカニズムではなく、コネクタ自体の帯域幅制限が発生している可能性があります。
ステップ 2: 受動性チェック — キャリブレーションエラーを早期に発見する
ゲーティングとディエンベディングに時間をかける前に、受動性チェック操作を実行してください。パッシブ、ロスレス 2 ポートは以下を満たす必要があります。
「MATHBLOCK_0」
この合計がいずれかの時点で (0.01 でも) 1.0 を超えると、ファイルは非パッシブになります。一般的な原因: -VNA キャリブレーションドリフト (ボード温度が摂氏温度から 5 °C 以上変化した場合は再キャリブレーション) -ポートの不一致:ファイルは 50 Ω として保存されたが、測定中に VNA が 75 Ω に設定された -1ポートVNAのポート1とポート2の間のコネクタの動きによる測定スイープ
受動性チェックは、最悪の場合の違反の頻度と大きさを報告します。9 GHz で 0.5 dB の違反が発生すると、8 GHz を超える挿入損失の数値には疑いを持って対処する必要があります。先に進む前にキャリブレーションを修正してください。タイムゲーティングでは受動性違反は訂正できず、誤差が広がるだけです。
ステップ 3: タイムゲート — DUT を分離します
タイムゲーティングは S パラメータデータを (IFFT 経由で) タイムドメインに変換し、DUT 応答の周囲にウィンドウゲートを適用してから周波数 (FFT) に戻します。その結果、コネクタの応答が抑制された S パラメータセットが生成されます。
トレースが 10 cm の SMA-to-SMA フィクスチャの場合、一般的なゲーティングパラメータは次のとおりです。 -ゲートセンター:トレースの電気遅延の中間点に設定 (FR4では10cmで約500ps) -ゲートスパン:トレースの電気的長さに両側に約 100 ps のマージンを加えた値 -ウィンドウ関数:カイザー・ベッセル (周波数分解能を犠牲にして時間領域のサイドローブを小さくする)
ゲーティング後、S11 と S21 を再プロットします。以下が表示されるはずです。 -S11のリップルが減少 — コネクタからの反射が遮断されます -S21は、ゲートなしのバージョンと比較して、高周波でわずかに上昇するようになりました。コネクタにより挿入損失が増えていましたが、現在は除去されています。 -7 GHz で見たノッチがなくなっているか、それよりずっと浅くなっています。トレース欠陥ではなく、コネクタの共振によるものであることが確認できました。
重要な注意点が 1 つあります。タイムゲーティングには、必要な時間領域分解能を実現するのに十分な周波数スパンが必要だということです。時間領域の分解能はおよそ「MATHINLINE_2」なので、10 GHz のスイープでは 100 ps の分解能が得られます。3 GHz のスイープ (分解能 333 ps) でコネクタ (50 ps 遅延) をトレース (500 ps 遅延) から切り離そうとしても機能しません。応答は時間的に重複します。
ステップ 4: 埋め込み解除 — フィクスチャモデルの適用
タイムゲーティングはブロードバンドの近似値です。最高の精度を得るには、専用のフィクスチャ・ディエンベディング・ファイル (ショートスルー基板上の SMA コネクタのみの.s2p を個別に測定したもの) を使用してください。パイプラインは、その逆 (S マトリックス反転) を DUT 測定値とカスケードします。
「MATHBLOCK_1」
フィクスチャファイルを生成するには、マッチしたスルーボード (同じ基板、同じ起動ジオメトリ、長さゼロのトレース) を測定し、それを別の.s2p として保存します。これをディエンベッド操作にロードします。
| ディエンベッド入力 | 値 |
|---|---|
| ポート 1 フィクスチャファイル | sma_launch_port1.s2p |
| ポート 2 フィクスチャファイル | sma_launch_port2.s2p |
| リファレンス・インピーダンス | 50 Ω |
最終出力の読み込み
デエンベデッドされた S パラメータが手元にある場合、最も重要な数値は次の 3 つです。
1.信号帯域幅エッジでの挿入損失 — 10 Gbps NRZ 信号を伝送している場合は、S21 を 5 GHz (ナイキスト周波数) で確認してください。きれいに目を開けるため、−3 dB 以上に抑えてください。 2.バンド全体のリターンロス — -15 dB 未満 (VSWR < 1. 4:1) であれば、ほとんどの PCB トレースで許容範囲内です。-20 dB 未満であれば問題ありません。 3.群遅延平坦性 — 群遅延が急激に変化すると、符号間干渉 (ISI) が発生します。ディエンベッド出力には群遅延プロットが含まれており、信号帯域全体で変動を±20ps未満に抑えます。
[S-Parameter Pipeline Tool] (/tools/sparam-pipeline) を使用すると、ブラウザを離れることなく、独自の.s2p ファイルに対して 4 つの操作すべてを実行できます。
関連記事
Eye Diagram Analysis for 10 Gbps SerDes: Validating Your Channel Before You Spin
A PCB designer routes a 10 Gbps SerDes lane across a 20 cm FR-4 trace with two connectors. Learn how to use S-parameter data and an eye diagram simulation to catch a failing channel before committing to fab.
2026年3月1日
EMC / CompliancePredicting Radiated Emissions Before FCC Testing: A PCB Engineer's Walkthrough
A hardware startup's SBC fails FCC Part 15 Class B pre-compliance on the first scan. Follow the analysis in the EMI Radiated Emissions Estimator to identify the dominant sources, predict which harmonics will hit the limit, and verify that three targeted design changes bring the 95th-percentile emission below the FCC threshold.
2026年3月1日
PCB DesignFDTD Via Simulation: Why Your 10 Gbps Signal Hates Via Stubs
A step-by-step guide to running an FDTD simulation of a through-via transition in FR-4. Covers how to set up the simulation, interpret S11/S21 results, understand stub resonance frequency, and decide when back-drilling is worth the cost.
2026年3月1日