PCB

差動ペアインピーダンス計算ツール

エッジ結合マイクロストリップペアの Zdiff と Zcommon を計算します。奇数モード/偶数モードのインピーダンスの USB、HDMI、イーサネット差動ペアを設計します。無料で即時に結果が得られます。

Loading calculator...

公式リファレンス

\begin{aligned} Z_0 &= \tfrac{60}{\sqrt{\varepsilon_{eff}}}\ln\!\Big[\tfrac{F(u)}{u} + \sqrt{1 + 4/u^2}\Big] \\ Z_{odd} &= \rho_{odd}\,Z_0\sqrt{\varepsilon_{eff}/\varepsilon_{eff,odd}} \\ Z_{even} &= \rho_{even}\,Z_0\sqrt{\varepsilon_{eff}/\varepsilon_{eff,even}} \\ \varepsilon_{eff,odd} &= 1 + (\varepsilon_{eff} - 1)(1 - f_{odd}) \\ \varepsilon_{eff,even} &= 1 + (\varepsilon_{eff} - 1)(1 + f_{even}) \\ \rho,\ f &= \mathrm{fit}(W/H,\ S/H) \\ Z_{diff} &= 2Z_{odd},\quad Z_{com} = Z_{even}/2 \end{aligned}

参考: E. Hammerstad and Ø. Jensen, “Accurate Models for Microstrip Computer-Aided Design”, IEEE MTT-S International Microwave Symposium Digest, 1980 (single line); coupling fitted to rftools.io’s 2-D method-of-moments solver (src/lib/pcb/__tests__/solver), within 2% on a mode impedance over W/H 0.2–4 and S/H 0.1–3.

Z₀— シングルエンド・マイクロストリップ・インピーダンス (ハマースタッド・ジェンセン) (Ω)

εeff— 単線の実効誘電率（Hammerstad–Jensen）

u— W_eff/H。W_eff = W + (T/π)(1 + ln(2H/T)) は銅厚の分だけトレース幅を広げた値

F(u)— 6 + (2π − 6)·exp[−(30.666/u)^0.7528]

ρ_odd, ρ_even— 空気中での各モードのインピーダンスの単線に対する比。1 ∓ a·exp[−b·(S/H)^p] で、a、b、p は2次元モーメント法ソルバーに W/H の関数としてフィット。トレースが離れるとどちらも1に近づく

f_odd, f_even— 各モードの基板内電界の割合の、単線に対する変化分。同じソルバーに W/H と S/H の関数としてフィット。トレースが離れるとどちらも0に近づく

公式

\begin{aligned} Z_0 &= \tfrac{60}{\sqrt{\varepsilon_{eff}}}\ln\!\Big[\tfrac{F(u)}{u} + \sqrt{1 + 4/u^2}\Big] \\ Z_{odd} &= \rho_{odd}\,Z_0\sqrt{\varepsilon_{eff}/\varepsilon_{eff,odd}} \\ Z_{even} &= \rho_{even}\,Z_0\sqrt{\varepsilon_{eff}/\varepsilon_{eff,even}} \\ \varepsilon_{eff,odd} &= 1 + (\varepsilon_{eff} - 1)(1 - f_{odd}) \\ \varepsilon_{eff,even} &= 1 + (\varepsilon_{eff} - 1)(1 + f_{even}) \\ \rho,\ f &= \mathrm{fit}(W/H,\ S/H) \\ Z_{diff} &= 2Z_{odd},\quad Z_{com} = Z_{even}/2 \end{aligned}

Z₀— シングルエンド・マイクロストリップ・インピーダンス (ハマースタッド・ジェンセン) (Ω)

εeff— 単線の実効誘電率（Hammerstad–Jensen）

u— W_eff/H。W_eff = W + (T/π)(1 + ln(2H/T)) は銅厚の分だけトレース幅を広げた値

F(u)— 6 + (2π − 6)·exp[−(30.666/u)^0.7528]

仕組み

差動ペアインピーダンスカリキュレータは、USB、HDMI、PCIe、DDR、およびイーサネットインターフェイスに不可欠なエッジ結合マイクロストリップトレースの奇数モードインピーダンスと差動インピーダンスを計算します。シグナルインテグリティのエンジニアはこれを使用して、インターフェイス仕様で要求される許容誤差が+/ -10% で、100 オームの差動インピーダンス (USB/HDMI) または 85 オーム (PCIe Gen3+) を実現しています。

差動インピーダンスは奇数モードインピーダンス ( $Z_{diff} = 2Z_{odd}$ ) の 2 倍、コモンモードインピーダンスは偶数モードインピーダンス ( $Z_{com} = Z_{even}/2$ ) の半分です。この計算機は、1つのトレースのHammerstad—Jensenインピーダンスを単独で求めます（ $Z_0$ ）。次に、2次元のモーメント法フィールドソルバーに適合した比率でモードごとにスケーリングします。トレース幅が基板の高さの 0.2 ～ 4 倍、間隔が 0.1 ～ 3 倍の場合、あるモードインピーダンスでの近似はソルバーの 2% 以内に留まります。カップリングは、幅に対する間隔だけでなく、高さに対する間隔 ( $S/H$ ) にも依存します。各モードには独自の実効誘電率もあります。奇数モードはトレース間のエアギャップを通して電界を駆動するため、偶数モードよりも基板が見えにくくなります。FR4の $W/H = 1.5$ では、 $Z_{diff}$ は $S/H = 1$ の $2Z_0$ を14％下回り、 $S/H = 0.5$ では23％低くなっています。

ジョンソン/グラハムの「高速デジタル設計」は、経路全体でZdiffを一定に保つことが重要であることを示しています。ビア遷移時に 15% のインピーダンスの不連続性があると 7% の信号反射が発生し、USB 3.0 のアイ高さが 15 ～ 20% 低下します。3Hの法則 (誘電体の高さの3倍以上の間隔) では、IPC-2141Aによると差動ペア間の絶縁は-40dBになります。

高速インターフェースの場合、スキューを 1 ps 未満に維持するには、ペア内の長さマッチングが +/-5 ミル (0.127mm) 以内でなければなりません。USB 3.2 Gen 2 (10 Gbps) では、ペア内スキューが最大 10 ps になります。FR4 マイクロストリップの伝搬遅延差が 6.1 ps/mm ということは、1.6 mm の長さのミスマッチがこの仕様に違反していることを意味します。

計算例

4層FR4ボード上でUSB 3.0 SuperSpeed用の90 Ω 差動ペアを設計します。L2グランドまでの0.2mmのプリプレグ、 εr = 4.3、1オンスの銅です。

2 つのノブが実際に反応する順序で操作してください。幅はシングルエンドのインピーダンスを設定し、間隔はそれに反します。

ステップ 1 — 幅。50 Ω シングルエンドの表面マイクロストリップ形状を解くと、W = 0.3516 mmが得られ、小数点以下4桁に四捨五入すると49.996 Ω になります。2 つの配線が遠く離れていれば、差動インピーダンスはそのちょうど2倍、100 Ω.になります。

ステップ 2 — 間隔。それらをまとめると、奇数モードのインピーダンスが下がります。S = 0.2653 mm に近づくと、次のようになります。

Z_odd = 45.00 Ω, Z_even = 54.63 Ω Z_diff = 2 × 45.00 = 89.99 Ω Z_common = 54.63 / 2 = 27.32 Ω

ステップ 3 — スキューを確認します。2つのモードでは実効誘電率が異なり、奇数モードでは3.011、偶数モードでは3.485です。これは、奇数モードではトレース間のエアギャップを通して電界が駆動されるためです。これは両者の間の εeff の0.474であり、表面対が長さにわたって差動エネルギーを同相に変換するのに対し、ストリップライン対は変換しないのはこのためです。

USB 3.0 では 5 ps 未満のペア内スキューが許容されます。奇数モードでは約5.8 ps/mmで、これは許容される長さのミスマッチの約0.9mmです。サーペンタインと同じにし、ミスマッチが発生した場所の近くで補正を行ってください。

この例が変わった理由をメモしておきます。以前は exp (−0.347 · 2S/W) という形式の結合項が使用されていましたが、これは間隔と幅の比率に応じてスケーリングされ、基板の高さをまったく参照しませんでした。マイクロストリップカップリングは、高さに対する相対的な間隔によって制御され、この計算機自体のデフォルトジオメトリでは、古い式は55.0 Ω と報告されていました。ここで、正しい微分インピーダンスは100.0 Ω. です。現在使用されているモデルは、専任の2次元フィールドソルバーに適合され、ペアが分離するとまったく同じように1行の結果にまとめられます。

実践的なヒント

✓コネクタを含む配線全体にわたって一定のトレース間隔を維持します。間隔を2mm広げても、Zdiffは5〜8％増加し、リターンロスは3〜4dB低下します。
✓Johnson/Grahamの第6章によると、基準面の連続性を維持するために、差動ペアに沿ってラムダ/10（1 GHzで15mm）ごとにグランドステッチビアを使用してください。
✓USB 3.0/PCIe の場合:インターフェイスがマージンに準拠していることを確認するために、ファブの Zdiff 許容値を +/ -7% (標準の +/ -10% より厳しく) 指定してください。

よくある間違い

✗周波数によるErの変動を無視すると、100MHzと5GHzの間でFR4のErは4.5から4.2に低下し、Zdiffは5〜7％シフトします。USB 3.0 以降の設計には、周波数補正値を使用してください。
✗直線的な間隔とインピーダンスの関係を仮定します。結合は間隔とともにほぼ指数関数的に低下します。 $W/H = 1.5$ では、間隔を $S/H = 0.5$ から $S/H = 1$ に 2 倍にしても、 $Z_{diff}$ は 100% ではなく 12% しか上がりません。
✗ビア遷移の不連続性は無視してください。標準のPTHビアでは0.3〜0.5nHのインダクタンスが加わり、5～10オームのインピーダンス・スパイクが発生します。IPC-2221B の 5 Gbps を超えるインターフェイスには、ビアインパッドまたはバックドリルを使用してください。

よくある質問

差動ペアのインピーダンスが重要なのはなぜですか？

差動信号方式は、シングルエンド（同相ノイズ除去）よりも6dB優れたノイズ耐性を示します。USB-IF コンプライアンス仕様では、90 Ω +/ -10% の Zdiff が必須です。インピーダンスが準拠していないと、5 Gbps で 15% を超えるアイクロージャーが発生し、USB 認証に失敗します。HDMI 2.1 (48 Gbps) では、レーンあたり 12 Gbps の信頼性の高い動作を実現するには、+/ -7.5% の許容誤差が必要です。

トレース間隔はインピーダンスにどのように影響しますか?

間隔は基板の高さに比例し、その効果は直線的とはほど遠い。この計算機のデフォルトジオメトリ (W/H = 1.5、 εr = 4.2) では、Zdiff は S/H = 0.5 で 2·Z₀ より 23% 低く、S/H = 1 で 14% 低く、S/H = 2 で 6% 低く、S/H = 3 で 3% 低くなっています。トレースの幅が広いほど、同じS/Hでの結合はわずかに少なくなります。S/H = 3を超えると、ペアは緩く結合されるだけで、形状はモデルがフィットした範囲外になるため、計算機は結果を外挿したものとしてフラグを立てます。

この計算機をすべてのPCB材料に使用できますか？

はい。単一で均質な基板であれば、形状の範囲内でモデルがフィットされます。カップリングは、トレース幅が基板高さの0.2〜4倍、間隔が0.1〜3倍になる2次元フィールドソルバーに適合し、モードインピーダンスではソルバーの 2% 以内に収まりました。その範囲外では結果が推定され、計算機がフラグを付けます。モード誘電率は、 εr = 4.3の単一線に対する比率としてフィッティングされ、その比率は、同じ範囲内の2.2から9.8までの εr 全体で1.2％未満しか変化しません。このモデルは準静的で、1つの εr, を使用するため、気になる周波数での積層体の値を入力します。分散もソルダーマスクカバーもモデル化していません。

差動ペアのインピーダンスには何が影響しますか？

重みが大きく異なる 5 つの入力。この計算機のデフォルトジオメトリからそれぞれを 10% 上げると、Zdiff は次のように動きます。トレースが広いと 4.7% 下がり、誘電体が厚いと 4.0% 上がり、誘電率が高くなると 4.0% 下がり、間隔が広くなると 1.1% 上がり、銅が厚いと 0.5% 下がります。したがって、誘電体の高さだけを± 10% の許容誤差にすると、Zdiffはいずれの方向でも約4～ 5% だけ変動します。これが、インピーダンスの制御された製造業者が公称値を信頼するのではなく、プレス積層を測定する理由です。

インピーダンスの計算はどの程度正確である必要がありますか？

インターフェースに依存:USB 2.0 は +/ -15% の Zdiff を許容します。USB 3.0/PCIe Gen3 には +/ -10% が必要です。PCIe Gen4/5 と USB4 には +/ -7% が必要です。IBIS-AMI のシミュレーションデータによると、インピーダンス誤差が 5% になるごとに、10 Gbps を超えるとビットエラー率が 2 ～ 3% 増加します。本番環境では、計算の不確実性とファブのばらつきを考慮して 3% の設計マージンを加算してください。

Signal Integrity

アイダイアグラム解析:10 Gbps SerDes の検証

10 Gbps SerDesレーンでどれだけの挿入損失が発生するか：アイダイアグラムツールでTouchstone S21を実行し、データレートとPRBSによって目の高さ、幅、ジッターが変化するのを確認します。

PCB Design

マイクロストリップインピーダンス:理論からPCBレイアウトへ

PCB上の制御インピーダンスのマイクロストリップトレースを設計するための実践ガイド。ハマースタッド・ジェンセンの方程式、材料の選択、製造について説明しています。

General Electronics

オペアンプのゲイン計算:隠れた問題を避ける

実用的な洞察、実際の例、注意すべき一般的な設計上の落とし穴を参考にして、オペアンプのゲインと帯域幅の計算をマスターしましょう。

高度なシミュレーションツール

Eye Diagram from S-Parameters

Upload a Touchstone (.s2p) file and generate a PRBS eye diagram. Shows the channel insertion loss and impulse response, then renders the eye with its height, width and jitter measured over the whole bit sequence.

FDTD Transmission Line Simulator

Solve microstrip stubs, coupled-line filters, via transitions, and step discontinuities across a ladder of named solve modes — from a 2D cross-section in seconds to a fine 3D openEMS field solve. S-parameters, Smith chart, and impedance analysis.

Shop Components

As an Amazon Associate we earn from qualifying purchases.

PCB Manufacturing (JLCPCB)

Affordable PCB fabrication with controlled impedance options

JLCPCB →

FR4 Copper Clad Laminate

FR4 laminate sheets for custom PCB prototyping

Amazon →

Thermal Paste

Thermal interface material for component heat management