PCB スタックアップインピーダンス計算ツール
PCB スタックアップ構成全体のターゲットインピーダンスのトレース幅を計算します。50 オームの層数、誘電体、銅重量を選択するか、カスタム Z0 を選択します。無料ですぐに結果が得られます。
公式
参考: Hammerstad & Jensen (1980); Cohn (1954), offset stripline; IPC-2141A
仕組み
PCB Stackup Builderは、RFフロントエンド、高速デジタルインターフェイス（DDR4/5、PCIe Gen4/5）、およびEMCコンプライアンスに不可欠な、制御されたインピーダンスとシグナルインテグリティのためのレイヤー構成を設計します。ハードウェアエンジニアはこれを使用して、信号層間のクロストークアイソレーションを6〜10dBに維持しながら、50オーム（+/ -10%）のインピーダンスを実現します。
IPC-2141Aとジョンソン/グラハムの「高速デジタル設計」によると、スタックアップは3つの重要なパラメータを決定します。（1）誘電体の高さHと トレース幅Wによる特性インピーダンス、（2）信号対信号層の間隔によるクロストーク、（3）グランド/パワープレーン配置によるEMC性能。ハマースタッド・ジェンセンの式は、0.1～10のW/H比で+/ -1% のインピーダンス精度を達成します。
FR4 の誘電率は、ジョルジェビッチ・サーカーモデルによると、 4.6 (1 MHz) から 4.2 (5 GHz) まで変化します。つまり 9% シフトすると、計算されたインピーダンスが 4 ～ 5% 変化します。ロジャーズ RO4350B は 10 GHz に対して Er = 3.48 +/ -1.5% を維持しています。これが、2 GHz 以上の RF 設計が IPC-4101 に従って制御された Er 材料を規定している理由です。標準ファブのインピーダンス許容値は +/ -10% ですが、アドバンスド RF ファブのインピーダンスは +/ -5% です。
伝搬遅延は、実効Erが異なるため、マイクロストリップ (FR4では6.1 ps/mm) とストリップライン (7.1 ps/mm) で異なります。3200 MT/s（312 ps UI）の DDR4 では、外層と内層のトレースの長さが 10 mm のミスマッチがあると、10 ps のスキューが発生します。これはタイミングバジェットの 3% です。長さを一致させるためには、層固有の伝播速度を考慮する必要があります。
計算例
問題:JLC 標準プロセスを使用して、USB 3.0 (90 オーム差動) と WiFi 2.4 GHz (50 オームシングルエンド) 用の 4 層スタックアップを同じボード上に設計します。
IPC-2141A に準拠したソリューション:
- JLC 4 層標準:合計 1.54 ミリメートル、L1-L2 プリプレグ 0.1 ミリメートル、L2-L3 コア 1.2 ミリメートル、L3-L4 プリプレグ 0.1 ミリメートル
- レイヤ割り当て:L1 = 信号 (USB TX、WiFi RF)、L2 = GND、L3 = VCC、L4 = 信号 (USB RX)
- L1の50オームマイクロストリップ (H=0.1mm、Er=4.3) の場合、ハマースタッド・ジェンセンの式によるとW = 0.164mm (6.5ミル)
- L1 (Zdiff = 2 x Zodd) の 90 オーム差動の場合:W = 0.12 mm での間隔 S = 0.16 mm
- TDR シミュレーションまたはファブ機能テーブルによる検証
- 伝搬遅延 L1:6.14 ps/mm、スキューが 5 ps 未満の場合、長さは USB ペアに0.82mm以内で一致します。
ファブノート:IPC-2141A準拠'L1/L4マイクロストリップ Z0=50オーム +/ -10%、Zdiff=90オーム +/ -10%。インピーダンスクーポンが必要です。'
実践的なヒント
- ✓設計前にファブに実際のスタックアップをリクエストしてください。JLC、PCBWayは正確なErと層の厚さを公開しています。一般的な仮定では、5～ 10% のインピーダンス誤差が発生し、制御されたインピーダンス仕様を満たさない可能性があります。
- ✓4/6層基板には対称型スタックアップ (S-G-G-SまたはS-G-V-GS) を使用してください。バランスの取れた銅分布により、IPC-6012Dによる反りを防止し、両方の外層で一貫したインピーダンスを確保します。
- ✓グラウンドプレーンをすべての信号層の隣に配置します。Johnson/Grahamによると、これによりループインダクタンスが最小限に抑えられ（1.5nH/mmに対して0.4 nH/mm）、EMC性能が20dB向上します。
よくある間違い
- ✗すべての周波数で汎用FR4 Er=4.5を使用した場合、Erは1MHzから5GHzまで9％変化します。Djordjevic-Sarkarによると、周波数補正された値を使用するか、1GHzでEr=4.4、5GHzで4.2 GHzでEr=4.2を使用するか、2GHzを超える場合は制御Er材料を指定してください。
- ✗接地基準が隣接していない層に高速信号を配置すると、L1を基準に、L3を電源とするL2の信号ではリターンパスが分割され、Henry Ottによると、EMIが10〜20dB増加します。
- ✗インピーダンスの計算で銅の厚さを無視すると（2オンスの銅（70um）と1オンス（35um）の比較では、IPC-2141Aによる有効幅の増加により、インピーダンスが3〜5オームシフトします。
よくある質問
関連記事
高度なシミュレーションツール
PDN Impedance Analyzer & Decoupling Capacitor Optimizer
Choose decoupling capacitors for a PCB power delivery network. Enter the plane pair, the regulator and a flat target impedance, and a genetic algorithm finds the capacitor mix that keeps Z_PDN lowest across the decoupling band, which ends at 0.8 × the board's first cavity mode. Above the band the plane-pair cavity sets the impedance; the plot shows its resonances as one observation port sees them, with every capacitor lumped at that port.
FDTD Transmission Line Simulator
Solve microstrip stubs, coupled-line filters, via transitions, and step discontinuities across a ladder of named solve modes — from a 2D cross-section in seconds to a fine 3D openEMS field solve. S-parameters, Smith chart, and impedance analysis.
Shop Components
As an Amazon Associate we earn from qualifying purchases.
関連計算ツール
RF
マイクロストリップインピーダンス
ハマースタッド・ジェンセン方程式を使用してマイクロストリップのインピーダンスを計算します。PCB トレース設計の Z0、実効誘電率、および伝搬遅延を求めます。無料で即時に結果が得られます。
PCB
ディファレンシャルペア
エッジ結合マイクロストリップペアの Zdiff と Zcommon を計算します。奇数モード/偶数モードのインピーダンスの USB、HDMI、イーサネット差動ペアを設計します。無料で即時に結果が得られます。
PCB
トレース幅
IPC-2221およびIPC-2152に従って、電流容量の最小PCBトレース幅を計算してください。抵抗、電圧降下、消費電力を求めましょう。無料ですぐに結果が得られます。
PCB
トレース抵抗
幅、長さ、厚さ、および温度からPCBの銅トレースDC抵抗を計算します。シート抵抗と温度係数を取得します。無料ですぐに結果が得られます。