PCB

PCB スタックアップインピーダンス計算ツール

PCB スタックアップ構成全体のターゲットインピーダンスのトレース幅を計算します。50 オームの層数、誘電体、銅重量を選択するか、カスタム Z0 を選択します。無料ですぐに結果が得られます。

Loading calculator...

公式

A = \frac{Z_0}{60}\sqrt{\frac{\varepsilon_r+1}{2}} + \frac{\varepsilon_r-1}{\varepsilon_r+1}\left(0.23+\frac{0.11}{\varepsilon_r}\right),\quad \frac{W}{H} = \frac{8e^A}{e^{2A}-2}

参考: Wheeler (1977); Pozar "Microwave Engineering" 4th ed.

Z₀— 目標特性インピーダンス (Ω)

εᵣ— 誘電率

A— ウィーラー中間パラメーター

W/H— トレースの幅と高さの比率

H— 誘電体層の厚さ (mm)

仕組み

PCB Stackup Builderは、RFフロントエンド、高速デジタルインターフェイス（DDR4/5、PCIe Gen4/5）、およびEMCコンプライアンスに不可欠な、制御されたインピーダンスとシグナルインテグリティのためのレイヤー構成を設計します。ハードウェアエンジニアはこれを使用して、信号層間のクロストークアイソレーションを6〜10dBに維持しながら、50オーム（+/ -10%）のインピーダンスを実現します。

IPC-2141Aとジョンソン/グラハムの「高速デジタル設計」によると、スタックアップは3つの重要なパラメータを決定します。（1）誘電体の高さHとトレース幅Wによる特性インピーダンス、（2）信号対信号層の間隔によるクロストーク、（3）グランド/パワープレーンの配置によるEMC性能。ハマースタッド・ジェンセンの式は、0.1～10のW/H比で+/ -1% のインピーダンス精度を達成します。

FR4 の誘電率は、ジョルジェビッチ・サーカーモデルごとに 4.6 (1 MHz) から 4.2 (5 GHz) まで変化します。つまり 9% シフトすると、計算されたインピーダンスが 4 ～ 5% 変化します。ロジャーズ RO4350B は 10 GHz に対して Er = 3.48 +/ -1.5% を維持しています。これが、2 GHz 以上の RF 設計が IPC-4101 に従って制御された ER 材料を規定している理由です。標準ファブのインピーダンス許容値は +/ -10% ですが、アドバンスド RF ファブのインピーダンスは +/ -5% です。

伝搬遅延は、実効Erが異なるため、マイクロストリップ (FR4では6.1 ps/mm) とストリップライン (7.1 ps/mm) で異なります。3200 MT/s（312 ps UI）の DDR4 では、外層と内層のトレースの長さが 10 mm のミスマッチがあると、10 ps のスキューが発生します。これはタイミングバジェットの 3% です。長さを一致させるためには、層固有の伝播速度を考慮する必要があります。

計算例

問題:JLC 標準プロセスを使用して、USB 3.0 (90 オーム差動) と WiFi 2.4 GHz (50 オームシングルエンド) 用の 4 層スタックアップを同じボード上に設計します。

IPC-2141A に準拠したソリューション: 1.JLC 4 層標準:合計 1.6 ミリメートル、L1-L2 プリプレグ 0.1 ミリメートル、L2-L3 コア 1.2 ミリメートル、L3-L4 プリプレグ 0.1 ミリメートル 2.レイヤ割り当て:L1 = 信号 (USB TX、WiFi RF)、L2 = GND、L3 = VCC、L4 = 信号 (USB RX) 3.L1の50オームマイクロストリップ (H=0.1mm、Er=4.3) の場合、W=0.19mm (7.5ミル)、ハマースタッド・ジェンセン社あたりW = 0.19mm (7.5ミル) 4.L1 (Zdiff = 2 x Zodd) の 90 オーム差動の場合:W = 0.12 mm での間隔 S = 0.16 mm 5.TDR シミュレーションまたはファブ機能テーブルによる検証 6.伝搬遅延 L1:6.14 ps/mm、スキューが 5 ps 未満の場合、長さは USB ペアに0.82mm以内で一致します。

ファブノート:IPC-2141Aあたり'L1/L4マイクロストリップ Z0=50オーム +/ -10%、Zdiff=90オーム +/ -10%。インピーダンスクーポンが必要です。'

実践的なヒント

✓設計前にファブに実際のスタックアップをリクエストしてください。JLC、PCBwayは正確なErと層の厚さを公開しています。一般的な仮定では、5～ 10% のインピーダンス誤差が発生し、制御されたインピーダンス仕様を満たさない可能性があります。
✓4/6層基板には対称型スタックアップ (S-G-G-SまたはS-G-V-GS) を使用してください。バランスの取れた銅分布により、IPC-6012Dによる反りを防止し、両方の外層で一貫したインピーダンスを確保します。
✓グラウンドプレーンをすべての信号層の隣に配置します。Johnson/Grahamによると、これによりループインダクタンスが最小限に抑えられ（1.5nH/mmに対して0.4 nH/mm）、EMC性能が20dB向上します。

よくある間違い

✗すべての周波数で汎用FR4 Er=4.5を使用した場合、Erは1MHzから5GHzまで9％変化します。Djordjevic-Sarkarあたり、周波数補正された値を使用するか、1GHzでEr=4.4、5GHzで4.2 GHzでEr=4.2を使用するか、2GHzを超える場合は制御ER材料を指定してください。
✗接地基準が隣接していない層に高速信号を配置すると、L1を基準に、L3を電源とするL2の信号ではリターンパスが分割され、EMIがHenry Ottあたり10〜20dB増加します。
✗インピーダンスの計算で銅の厚さを無視すると（2オンスの銅（70um）と1オンス（35um）の比較では、IPC-2141Aによる有効幅の増加により、インピーダンスが3〜5オームシフトします。

よくある質問

RF PCB材料の理想的な誘電率はどれくらいですか？

2 GHz を超える RF の場合:ロジャース RO4350B (Er=3.48、tan_delta=0.004) または Isola I-Tera (Er=3.45)。Erを低くすると、同じインピーダンスでもトレース幅が広くなり、製造収率が向上します。損失タンジェントが低いと減衰が減少します。FR4は5GHzで0.4～0.6dB/cm、ロジャースは0.1～0.15dB/cm減衰します。コストプレミアムは FR4 の 3 ～ 5 倍です。

インピーダンス制御においてトレース幅はどの程度重要ですか?

非常に—IPC-2141Aによると、インピーダンスは約1/W^0.5まで変化します。0.2mm トレースの幅が 10um 変動すると、インピーダンスが 2.5 オーム (5%) だけシフトします。標準エッチング公差は+/-20umで、インピーダンスを制御したファブは+/-10umです。幅は必ず公差をつけて指定してください。「W = 0.19 +/-0.01mm」です。

RF回路に標準のFR4を使用できますか？

注意して最大2 GHzまで使用してください。FR4 の制限:(1) ロット間の Er 変動 +/ -8%、(2) 損失タンジェント 0.02 では 5 GHz で 0.5-1 dB/cm の損失が発生します。(3) 吸湿により Er が 2 ～ 3% シフトします。2 GHz を超えるアプリケーションや損失の影響を受けやすいアプリケーションには、ロジャース/アイソラを使用してください。FR4 は、トレースが 10 ～ 15 mm の 2.4 GHz の WiFi に適しています。

PCB スタックアップインピーダンスを確認する方法を教えてください。

IPC-TM-650には3つの方法があります。(1) インピーダンスクーポンによるTDR (時間領域反射率測定) (最も精度:+/ -2%)、(2) VNA Sパラメータ測定 (キャリブレーションフィクスチャが必要)、(3) 実際の形状の製造断面測定。すべてのインピーダンス制御ボードの TDR レポートをファブに依頼してください。

層の厚さがインピーダンスに与える影響は？

Hammerstad-Jensenによると、Z0はマイクロストリップの場合はほぼsqrt（H）で変化します。誘電体の高さ H を 2 倍にすると、インピーダンスが 40% 増加します。同じ50オームのターゲットの場合、H=0.2mmにはW=0.38mmが必要です。H=0.1mmにはW=0.19mmが必要です。誘電体が薄いほどトレースが狭くなる (密度が高い) が、製造上の許容誤差はより厳しくなります。

PCB Design

PCB スタックアップおよび制御インピーダンスガイド

インピーダンスを制御するPCB層スタックの設計方法を学びましょう。マイクロストリップ、ストリップライン、差動ペア、CPWGをハマースタッド・ジェンセンの公式で扱っています。

高度なシミュレーションツール

PDN Impedance Analyzer & Decoupling Capacitor Optimizer

Optimize decoupling capacitor selection for PCB power delivery networks. Model plane-pair cavity resonances, specify board geometry and target impedance, then let the genetic algorithm find the optimal capacitor combination to keep Z_PDN below your target across all frequencies.

PRO

FDTD Transmission Line Simulator

Full-wave 3D FDTD simulation of microstrip stubs, coupled-line filters, via transitions, and step discontinuities using openEMS. Get S-parameters, Smith chart, and impedance analysis.

PRO

Shop Components

As an Amazon Associate we earn from qualifying purchases.

PCB Manufacturing (JLCPCB)

Affordable PCB fabrication with controlled impedance options

JLCPCB →

FR4 Copper Clad Laminate

FR4 laminate sheets for custom PCB prototyping

Amazon →

Thermal Paste

Thermal interface material for component heat management