I2S オーディオインターフェースタイミング計算ツール

この計算機は、デジタル・オーディオ・インターフェースのI2Sクロック周波数とタイミングの関係を決定します。オーディオエンジニアや組み込み開発者は、これを使用して、Philips I2S 仕様 (現在の NXP) に従って DAC、ADC、およびオーディオコーデックを構成します。I2S は、シリアルデータ (SD)、ビットクロック (BCLK/SCK)、ワードセレクト (WS/LRCLK) の 3 つの信号を使用します。基本的な関係は、BCLK = sample_rate x bits_per_channel x チャネルです。CD 品質のオーディオ (44.1 kHz、16 ビットステレオ) の場合:BCLK = 44100 x 16 x 2 = 1.4112 MHz。マスタークロック (MCLK) は通常、サンプルレートの 256 倍または 512 倍で、PLL リファレンスを内蔵しています。I2Sバス仕様は、フィリップスセミコンダクターズのオリジナル文書「I2Sバス仕様」（1986年2月、1996年6月改訂）で定義されており、現在はNXPセミコンダクターズによって管理されています。プロフェッショナルアプリケーションのオーディオサンプルレートとビット深度の要件は、AES3-2009 (デジタルオーディオの AES 規格 — デジタル入出力インターフェイス) と IEC 60958-1 (デジタルオーディオインターフェイス) によって規定されています。96 kHz/24 ビットの場合、BCLK = 96000 x 24 x 2 = 4.608 MHz、MCLK = 96000 x 256 = 24.576 MHz です。I2S の仕様によると、BCLK のライジング・エッジの t_setup >= 10 ns前と BCLK のライジング・エッジ後の t_hold >= 10 ns の間はデータが安定していなければなりません。BCLK の 12.288 MHz では、81.4 ns の半周期によって 8 倍のマージンが得られます。