아이 다이어그램 분석: 10Gbps SerDes 검증
10Gbps SerDes 레인이 감수할 수 있는 삽입 손실량: 아이 다이어그램 도구를 통해 Touchstone S21을 실행하고 데이터 속도 및 PRBS에 따라 아이 높이, 너비 및 지터가 변하는 것을 확인하십시오.
목차
레이아웃 도구가 링크 작동 여부를 모르는 이유
방금 20~25cm의 FR-4를 가로질러 몇 개의 비아와 엣지 마운트 커넥터를 사용하여 10Gbps SerDes 레인 (PCIe, XAUI, 10GBASE-KR) 을 라우팅했습니다.임피던스는 100 Ω 차동으로 제어되며 DRC는 깨끗합니다.DRC는 수신기가 열린 눈을 보게 될지 여부를 알려줄 수 없습니다.
10Gbps에서 나이퀴스트 주파수는 5GHz이고 FR-4는 손실이 심합니다.유전 손실만 따지면
5GHz ( = 6 cm) 의 표준 FR-4 (, ) 의 경우 약 0.18dB/cm이며 좁은 트레이스에서의 도체 손실은 이와 비슷한 양입니다.따라서 나이퀴스트에서는 비아와 커넥터를 계산하기 전에 20-25cm 경로의 경우 몇 dB 손실이 발생합니다.
채널의 측정된 S-파라미터 또는 시뮬레이션된 S-파라미터에 비트 시퀀스를 밀어 넣고 눈을 들여다보면 그 정도가 지나친 것인지 알 수 있습니다.
데이터 가져오기
아이 다이어그램 도구은 2포트 터치스톤 파일 (또는 차동 SDD21 파일을 추출하는 4포트 파일) 을 가져옵니다.해당 파일에서 필요한 사항:- 주파수 범위는 VNA의 DC에 가까운 거리부터 최소한 데이터 속도까지 올라갑니다.파일의 최고 주파수 이상에서는 도구가 1/f 롤오프로 채널을 확장하고 결과에 그렇게 표시합니다. 마진 추정치로는 괜찮지만 실제 데이터가 더 좋습니다.
- 충분한 점수가 있어야 채널 구조를 해결할 수 있습니다.도구의 샘플 파일은 매끄럽고 시뮬레이션된 채널을 설명하기 때문에 20포인트를 사용합니다. 즉, 비아, 커넥터 및 공진이 있는 측정된 채널에는 수백 포인트가 필요합니다.
- S21은 시선을 사로잡는 요소이고, S11은 반사의 출처를 알려줍니다.
이 도구에는 페이지에서 로드할 수 있는 세 개의 샘플 채널이 함께 제공됩니다.이 연습에서는 2개의 비아와 에지 마운트 SMA 커넥터가 있는 시뮬레이션된 10인치 (25cm) FR-4 마이크로스트립인 백플레인 채널 샘플을 사용합니다.
도구의 기능
이 도구에는 파일 외에도 데이터 속도, PRBS 길이, UI당 샘플이라는 세 가지 입력이 있습니다.그러면 다음과 같이 됩니다.
- 표준 유사 랜덤 비트 시퀀스의 전체 기간 하나를 생성합니다 (ITU-T O.150 다항식: PRBS-7 은 127비트, PRBS-15 은 32,767입니다).PRBS-31 은 전체를 시뮬레이션하기에는 너무 길기 때문에 채널이 안정된 후에 32,768비트가 실행됩니다.
- 주파수 영역의 채널을 통해 NRZ 파형을 전달하여 채널 지연 시간만큼 전체 임펄스 응답을 유지합니다.
- 수신한 파형을 전송된 비트에 맞춰 정렬하고 단위 간격으로 분할합니다.
- 그래프한 트레이스뿐만 아니라 모든 비트에 대한 메트릭을 측정합니다. 즉, 눈 높이는 샘플링 순간에 수신한 값과 0 사이의 최악의 간격을 나타내고, 눈 너비는 결정 임계값에서의 수평 개구부를 나타내며, 임계값 교차점의 확산을 나타냅니다.
파형은 ±1V (2Vpp) 로 정규화됩니다.채널은 선형이므로 실제 송신기의 경우 스윙을 통해 높이를 조정합니다. 800mVpp 드라이버는 보고된 높이의 0.4배를 제공합니다.
수신한 파형이 임계값을 넘지 않는 경우 폭과 지터는 기본값이 아니라 이유와 함께 측정되지 않음으로 보고됩니다.
눈을 감고 관찰하기
증가하는 데이터 속도로 25cm 샘플 채널을 실행하세요. PRBS-15, 64개 샘플/UI:
| 데이터 속도 | 나이퀴스트에서의 손실 | 눈 높이 | 눈 너비 | 지터 (p-p) |
|---|---|---|---|---|
| 6 Gb/s | 3.9 dB | 1.48 V (74 %) | 0.97 UI | 5.3 ps |
| 8 Gb/s | 6.0 dB | 1.19 V (60 %) | 0.95 UI | 6.8 ps |
| 10 Gb/s | 8.4 dB | 0.86 V (43 %) | 0.88 UI | 12.3 ps |
| 12.5 Gb/s | 11.8 dB | 0.48 V (24 %) | 0.77 UI | 18.4 ps |
| 16 Gb/s | 17.1 dB | 0.06 V (3 %) | 0.50 UI | 31.2 ps |
이 툴의 더 짧은 PCIe Gen3 샘플 (6인치 트레이스+비아 포함) 은 5GHz에서 5.5dB를 잃고 10Gb/s에서 1.30V 아이 (65%) 를 제공합니다. 이는 “FR-4"가 아니라 길이가 손실을 결정한다는 점을 상기시켜 주는 유용한 정보입니다.
PRBS-7 또는 PRBS-15?
25cm 채널에서 10Gb/s의 속도로:
| 패턴 | 눈 높이 | 눈 너비 | 지터 (p-p) |
|---|---|---|---|
| PRBS-7 | 0.88 V | 0.89 UI | 11.4 ps |
| PRBS-15 | 0.86 V | 0.88 UI | 12.3 ps |
결과 판단
보편적인 “굿 아이” 번호는 없습니다.구현하려는 표준의 수신기 마스크와 비교해 보세요. 수신기 입력이 몇 Gb/s 이상인 경우에는 이퀄라이제이션 이후 PHY가 실제로 적용됩니다.이퀄라이징되지 않은 눈은 이퀄라이저가 얼마나 많은 작업을 수행해야 하는지를 알려줍니다.
- 눈을 뜨면 나이퀴스트에서 약 10dB 미만의 손실: 기본 CTLE로 쉽게 처리할 수 있습니다.
- 10—20dB: 10-25Gb/s 링크의 경우 CTLE과 DFE를 사용하는 표준 영역입니다.PHY의 지정된 채널 손실 예산을 확인하십시오.
- PHY 예산을 초과하거나 교차점이 없는 상태에서 눈을 감은 경우: 이퀄라이제이션에 의존하기 전에 경로를 줄이거나, 라미네이트를 변경하거나, 더 나은 커넥터로 이동하십시오.
닫힌 눈 고정하기
자국을 줄이십시오. 손실은 길이에 따라 달라집니다.샘플 채널에서 25cm에서 15cm로 늘리면 트레이스 손실의 약 40% 가 줄어듭니다. 라미네이트를 업그레이드하십시오. 약 0.008—0.01의 중간 손실 재료는 유전 기간을 대략 절반으로 줄입니다.제어 임피던스 계산기으로 임피던스를 다시 확인하십시오. 새로운 스택업은 트레이스 형상을 변경합니다. PHY 이퀄라이제이션을 사용하십시오. CTLE와 DFE는 정확히 이러한 종류의 채널을 복구하기 위해 존재합니다.여기의 시뮬레이션은 불균등화되었으므로, 최종 답이 아니라 눈을 이퀄라이저의 입력으로 취급하십시오. 스텁을 통해 백 드릴 또는 단축 (다음 섹션).아무도 이야기하지 않는 비아 스텁 문제
스루홀 비아가 발생하면 빠져나온 레이어 아래에 사용하지 않은 스터브가 남게 되고, 해당 스터브는 1/4의 파장으로 공명합니다.
요점
채널의 S-파라미터를 업로드하고, 데이터 속도와 PRBS를 설정하고, 나이퀴스트에서의 손실, 눈 높이, 눈 너비, 지터의 네 가지 수치를 읽어보세요.이퀄라이징되지 않은 눈이 열린 상태에서 여백이 있는 경우 PHY는 쉽게 작동할 수 있습니다.그렇지 않다면 보드를 돌리기 전에 어느 레버를 당겨야 하는지 알 수 있습니다.
업데이트됨 2026-09-19.이 도구는 이제 전체 PRBS 기간을 시뮬레이션하고, 전체 임펄스 응답을 유지하고, 크로싱이 없을 때 폭과 지터를 측정되지 않은 것으로 보고합니다.위의 예는 샘플 채널에서 가져온 것입니다. 이 문서의 이전 버전에서는 도구에 없는 입력과 FR-4 손실을 과장하여 설명했습니다. 아이 다이어그램 시뮬레이션 실행자주 묻는 질문
관련 기사
Where Your Differential Pair Actually Sits
Centred, offset, or under soldermask: where an edge-coupled pair lives, why only one case has an exact solution, and why the surface case accumulates skew.
2026년 8월 30일
Signal IntegrityYour Via's Loss Isn't in the Barrel
Conductor and dielectric loss through a 1.6 mm via is under a sixth of a decibel at 20 GHz. The same via can cost 2.27 dB.
2026년 8월 30일
Signal IntegrityA Via Is Not a Capacitor: Excess Reactance and Rise Time
Via capacitance sounds alarming until you subtract what a matched line would have had anyway.
2026년 8월 18일