PCB

임베디드 저항 계산기

목표 저항과 시트 저항에서 PCB 내장 저항의 형상을 계산합니다.NiP, TaN, CrSiO 및 탄소 소재를 지원합니다.

Loading calculator...

공식

R = R_{\square} \times \frac{L}{W}

R— 저항력 (Ω)

R_□— 저항성 필름의 시트 저항 (Ω/□)

L— 저항기 길이 (mm)

W— 저항기 너비 (mm)

작동 방식

임베디드 저항기는 제조 과정에서 PCB 내부 레이어에 적층되는 얇은 저항성 필름입니다.저항은 R = R_sheet × (L/W) 의 기본 관계를 따릅니다. 여기서 R_sheet 은 제곱당 옴 단위의 시트 저항이고 L/W는 제곱 수입니다.'정사각형'은 길이와 너비가 같은 직사각형입니다. 1×1mm 정사각형은 동일한 재질의 10×10mm 정사각형에 대해 저항이 동일합니다.

일반적인 저항성 재료로는 에칭 시 ± 10% 의 허용 오차를 가진 25—100 Ω/□ 에서 사용할 수 있는 니켈-포스 (NiP, Ohmega-Ply 브랜드), ± 5% 허용 오차의 25—100 Ω/□ 에서 사용할 수 있는 질화탄탈 (TaN), 고값 저항기의 경우 250—1000 Ω/□ 의 크롬-실리콘 산화물 (CrSiO) 이 있습니다.가공 후 레이저 트리밍을 하면 필름에 있는 서펜타인 커프를 절단하여 허용 오차를 ±1-2% 까지 강화할 수 있습니다.

주요 설계 고려 사항은 레이저 트리밍은 저항을 증가시킬 뿐 아니라 재료를 제거한다는 것입니다.따라서 내장형 저항기는 목표값보다 10~ 20% 낮게 설계한 다음 다듬습니다.트림 허용치는 설계 형상을 직접 결정합니다. 허용오차가 10% 인 100 Ω 의 타겟은 90 Ω, 에서 설계되었는데, 여기에는 4.0 대신 3.6 제곱 (25 Ω/□) 에서) 이 필요합니다.

계산 예제

주어진 값: 목표 저항 = 100 Ω, NiP 소재 (25 Ω/□), 저항기 너비 = 1.0mm, 트림 허용치 = 10% 1단계: 대상의 제곱 수

N_{squares} = \frac{R_{target}}{R_{sheet}} = \frac{100}{25} = 4.0

제곱 2단계: 대상의 저항 길이

L = N_{squares} \times W = 4.0 \times 1.0 = 4.0

mm 3단계: 설계 저항 (사전 트림)

R_{design} = R_{target} \times (1 - \frac{trim\%}{100}) = 100 \times 0.90 = 90

Ω 4단계: 지오메트리 설계

N_{design} = \frac{90}{25} = 3.6

사각형

L_{design} = 3.6 \times 1.0 = 3.6

밀리미터 5단계: 전원 처리

면적 = 1.0 × 4.0 = 4.0 mm².NiP 전력 밀도는 25mW/mm²입니다.

P_{max} = 4.0 \times 25 = 100

mW 6단계: 트림 없는 허용오차

NiP 에칭 시: ± 10%.레이저 트림 시: ± 5% (반으로 자르고 5% 로 제한).

결과: 3.6 × 1.0mm 저항을 설계한 다음 100 Ω. 최대 100mW 손실로 레이저로 트리밍하십시오.

실용적인 팁

✓10—500 Ω 범위에는 25 Ω/□ NiP를, 100—2000 Ω, 에는 100 Ω/□ 를, 1k—50k Ω 에는 1000 Ω/□ CrSiO를 사용하여 가로세로 비율을 0.5:1 에서 10:1 사이로 유지합니다.
✓최소 너비는 에칭 허용 오차의 10배여야 합니다. ±0.025mm 에칭의 경우 0.25mm 이상의 폭을 사용하십시오.
✓부품 납땜으로 인한 기계적 스트레스를 피하려면 기판 표면에서 멀리 떨어진 내부 레이어에 내장 저항기를 배치하십시오.
✓제작 도면에 항상 트림 허용치를 지정하십시오. 팹 하우스는 설계-목표 오프셋을 알아야 합니다.
✓정밀 애플리케이션 (< ± 1%) 의 경우 TaN 재료를 사용하고 제조 노트에 100% 레이저 트림을 지정하십시오.

흔한 실수

✗정확한 목표값으로 설계 — 트리밍은 저항을 증가시킬 뿐이므로 트리밍을 허용하려면 조립된 저항이 목표값 아래에 있어야 합니다.
✗너무 좁은 저항 폭 사용 - 식각 허용 오차 (일반적으로 ±0.025mm) 는 좁은 저항에 비례하여 더 큰 영향을 미치므로 편차가 증가합니다.
✗구불구불한 레이아웃 사용 시 가로 세로 비율 10:1 초과 — 길고 얇은 저항기는 열 사이클링 중에 깨지기 쉬우며 균열이 발생하기 쉽습니다.
✗온도 계수 무시 — NiP의 TCR은 +50—100ppm/°C이고, 100 Ω 저항은 25°C에서 75°C로 0.5% 이동합니다.

자주 묻는 질문

임베디드 저항기는 어떤 저항 범위를 달성할 수 있습니까?

실제 범위는 재질에 따라 다릅니다. 25 Ω/□ 의 NiP는 핸들 5—2500 Ω (0.2—100 정사각형) 입니다.1000 Ω/□ 핸들 1k—100k Ω. 5 Ω 의 CrSiO에서는 매우 넓은 형상이 필요하지만 100k Ω 를 초과하면 실용적이지 않은 구불구불한 패턴이 필요합니다.

임베디드 저항 허용 오차는 개별 SMD와 어떻게 비교됩니까?

에칭 시: ±10-20% (5% 디스크리트보다 나쁨).레이저 트림 후: ±1-2% (정밀 박막 디스크리트와 비교).장점은 솔더 조인트가 필요 없고 기생 인덕턴스가 감소하며 기판 면적이 절약된다는 것입니다.

임베디드 저항기가 고주파를 처리할 수 있습니까?

예 — 임베디드 저항은 디스크리트 (0.5—2nH) 에 비해 기생 인덕턴스 (< 0.1nH) 가 매우 낮습니다.따라서 최대 40GHz 이상의 RF 터미네이션, 감쇠기 및 바이어스 네트워크에 탁월합니다.

일반적인 전력 밀도 제한은 무엇입니까?

NiP: 25 mW/mm². TaN: 50 mW/mm². 탄소: 10 mW/mm². 이들은 주변 유전체의 열 저항에 의해 필름의 열 한계에서 벗어납니다.보드 수준의 열 저항이 열을 분산시킬 수 있는지 항상 확인하십시오.

임베디드 저항 기술은 PCB 비용에 얼마나 추가됩니까?

일반적으로 저항성 레이어 라미네이션의 경우 베이스 보드 비용에 15-40% 추가되며 레이저 트리밍이 지정된 경우 20-50% 더 비쌉니다.20개 이상의 개별 저항기를 교체할 때 경제적입니다 (픽 앤 플레이스 비용, 보드 면적 및 솔더 조인트 신뢰성 위험 감소).

Shop Components

As an Amazon Associate we earn from qualifying purchases.

PCB Manufacturing (JLCPCB)

Affordable PCB fabrication with controlled impedance options

JLCPCB →

FR4 Copper Clad Laminate

FR4 laminate sheets for custom PCB prototyping

Amazon →

Thermal Paste

Thermal interface material for component heat management