Skip to content
RFrftools.io
PCB Design11 de marzo de 20268 min de lectura

Diseño de apilamiento de PCB e impedancia controlada: una guía práctica

Aprenda a diseñar pilas de capas de PCB para controlar la impedancia. Incluye las fórmulas de Hammerstad-Jensen, la selección de materiales y los consejos de DFM sobre microstrip, stripline, pares diferenciales y CPWG.

Contenido

Por qué es importante el diseño apilable

Cada PCB de alta velocidad o RF comienza con la misma pregunta: * ¿qué pila de capas necesito para alcanzar mi impedancia objetivo? * Si te equivocas, lucharás contra los problemas de integridad de la señal desde el diseño, la fabricación y el montaje. Si lo haces bien, la impedancia controlada se desvía naturalmente de tu geometría.

En esta guía se explican los aspectos físicos de la impedancia de las placas de circuito impreso, cómo elegir los materiales y el número de capas y cómo utilizar nuestro [PCB Stack-Up Builder] (/tools/pcb-stackup) para diseñar una pila de forma interactiva.

La física: cómo la geometría de trazas establece la impedancia

Una traza de PCB es una línea de transmisión. Su impedancia característicaZ0Z_0depende de cuatro cosas:

  1. Ancho de traza (ww): los trazos más anchos tienen una impedancia más baja
  2. Altura dieléctrica (hh): la distancia desde la traza hasta el plano de referencia (terrestre) más cercano
  3. Constante dieléctrica (εr\varepsilon_r): unεr\varepsilon_rmás alto significa una impedancia más baja
  4. Grosor del cobre (tt): efecto menor, pero incluido en modelos precisos
La relación no es lineal. El modelo de Hammerstad-Jensen (1980) proporciona la aproximación de forma cerrada más utilizada para las microtiras:
Z0=60εeffln(Fu+1+4u2)Z_0 = \frac{60}{\sqrt{\varepsilon_{\text{eff}}}} \ln\left(\frac{F}{u} + \sqrt{1 + \frac{4}{u^2}}\right)
dondeu=weff/hu = w_{\text{eff}} / hes el ancho normalizado yεeff\varepsilon_{\text{eff}}es la constante dieléctrica efectiva (un promedio ponderado del sustrato y el aire por encima de la traza). Esta fórmula tiene una precisión superior al 1% para0.1w/h100.1 \leq w/h \leq 10.

Modos de rastreo: Microstrip contra Stripline contra CPWG

Microstrip

La geometría más común: un trazo en una capa exterior con un plano del suelo por debajo. El campo electromagnético está parcialmente en el dieléctrico y parcialmente en el aire, por lo queεeff<εr\varepsilon_{\text{eff}} < \varepsilon_r.

Cuándo usarlo: Señales de un solo extremo en las capas exteriores: la mayoría de las E/S digitales, relojes de velocidad moderada y trazas de RF, donde se necesita un fácil acceso para sondear.

Microstrip integrado

Igual que el Microstrip pero con una capa de máscara de soldadura. La tapa aumentaεeff\varepsilon_{\text{eff}}y *baja*Z0Z_0en unos pocos ohmios. Tenga siempre en cuenta esto durante la producción: las mediciones de impedancia sin usar no coinciden con las del ensamblaje final.

Stripline

Un rastro enterrado entre dos planos terrestres. El campo está contenido en su totalidad en el dieléctrico, es decir,εeff=εr\varepsilon_{\text{eff}} = \varepsilon_rexactamente. Stripline tiene un mejor blindaje y menos radiación que el microstrip, pero sus trazas son más estrechas para lograr la misma impedancia.

Cuándo usarlo: Enrutamiento por capa interna para señales sensibles de alta velocidad (datos DDR4/5, PCIe, USB 3.x), cualquier rastro que necesite un buen aislamiento de las señales adyacentes.

Línea de banda asimétrica

Cuando la traza no está centrada entre los dos planos de referencia (algo habitual en las acumulaciones reales), la impedancia cambia. El factor de corrección IPC-2141A se encarga de esto:

Z0=Z0,sym10.347e2.9h1/bZ_0 = \frac{Z_{0,\text{sym}}}{1 - 0.347 \cdot e^{-2.9 h_1/b}}
dondeh1h_1es la distancia al plano más cercano yb=h1+h2+tb = h_1 + h_2 + t.

Pares diferenciales

Dos trazas acopladas que transportan señales complementarias. La impedancia diferencialZdiffZ_{\text{diff}}depende tanto delZ0Z_0de un solo extremo como del acoplamiento entre las pistas (establecido mediante el espaciado de borde a bordess):

Zdiff=2Zodd=2Z0(1e0.3472s/w)Z_{\text{diff}} = 2 Z_{\text{odd}} = 2 Z_0 (1 - e^{-0.347 \cdot 2s/w})
Un acoplamiento estrecho (ssen minúscula) reduceZdiffZ_{\text{diff}}por debajo de2Z02 Z_0. Para obtener un diferencial de 100Ω\Omega, apunte aproximadamente entre 50 y 55Ω\Omegade un solo extremo con un espaciado igual al ancho de la traza.

CPWG (guía de ondas coplanar con tierra)

Una traza flanqueada por tierra coplanar cae sobre la misma capa, más un plano de tierra por debajo. El CPWG utiliza integrales elípticas para el cálculo de la impedancia y ofrece un rendimiento excelente en alta frecuencia porque la corriente de retorno permanece cerca de la señal.

Cuándo usarlo: Diseños de ondas milimétricas, conectores RF (plataformas de lanzamiento SMA), cualquier rastro en el que se necesite un control estricto de la impedancia con un mínimo de transiciones de vía.

Selección de materiales

Materialεr\varepsilon_r(1 GHz)tanδ\deltaIdeal para
FR4 (estándar)4,50,020Digital hasta ~1 GHz
FR4-HF/I-Speed3,90,009Digital a 5 GHz
Rogers RO4003C3,550,0027RF a 10 GHz
Rogers RO4350B3,660,0031RF, clasificación UL 94 V-0
Rogers RO30033,000,0010ondas milimétricas a 77 GHz
Megtron 63.600.0020Digital de alta velocidad (servidor)
Para tarjetas digitales mixtas RF +, considere una pila híbrida: Rogers en las capas exteriores para RF, núcleo FR4 para enrutamiento digital y control de costos.

Cómo elegir el número de capas

  • 2 capas: Placas para aficionados, circuitos simples. Control de impedancia limitado.
  • 4 capas: El punto óptimo para la mayoría de los diseños. Señal, conexión a tierra, alimentación: la señal proporciona dos superficies de impedancia controlada.
  • 6 capas: Añade capas de señal internas para un enrutamiento denso. Es común en las interfaces de memoria DDR4.
  • 8 capas: Servidor, red y RF compleja. Permite capas de RF dedicadas con material Rogers.

Consejos de FM

  1. Mantenga las capas de cobre simétricas: los recuentos impares de capas provocan deformaciones durante la laminación
  2. Grosor mínimo del material preimpregnado: 75μ\mum: un material preimpregnado más delgado no es fiable en los procesos de fabricación estándar
  3. Especifica la impedancia en tu fabuloso dibujo: la mayoría de los fabricantes ajustarán el ancho del trazo en un ± 10% para alcanzar tu objetivo
  4. Ten en cuenta el factor de grabado: las capas exteriores graban más que las interiores; tu fabulosa casa conoce su proceso
  5. Utilice el mismo material dieléctrico para todas las capas cuando sea posible: las pilas de materiales mixtos aumentan los costos y el tiempo de entrega

Pruébalo: Interactive Stack-Up Builder

Nuestro [PCB Stack-Up Builder] (/tools/pcb-stackup) le permite:

  • Capas con la función de arrastrar y soltar para crear cualquier configuración de pila
  • Elige entre 8 pilas preconfiguradas (de 2 litros para pasatiempos o híbridos de 8 litros)
  • Elige materiales reales: FR4, Rogers RO4003C/RO4350B/RO3003, Megtron 6, PTFE
  • Impedancia computativa para los 8 modos de rastreo (microstrip, stripline, differential, CPWG)
  • Calcula el ancho de traza con una impedancia objetivo
  • Exporta CSV para tu fabuloso dibujo
  • Observe una sección transversal en directo con espesores de capa proporcionales y superposición de trazos
Todos los cálculos se ejecutan en el navegador mediante las fórmulas de Hammerstad-Jensen (1980), Cohn (1954) e IPC-2141A, sin necesidad de servidores de ida y vuelta, con resultados instantáneos.

Referencias

  • Hammerstad, E. y Jensen, O. «Modelos precisos para el diseño asistido por computadora con microtiras». IEEE MTT-S Digest, 1980.
  • Cohn, S.B. «Impedancia característica de la línea de transmisión de banda blindada». Proc. FUEGO, 1954.
  • IPC-2141A. «Guía de diseño para placas de circuitos de impedancia controlada de alta velocidad».
  • Wadell, B.C. *Manual de diseño de líneas de transmisión.* Artech House, 1991.
  • Bogatin, E. *Integridad de la señal y la potencia: simplificada.* 3a ed., Pearson, 2018.

Artículos Relacionados