Choix des condensateurs de découplage : SRF, ESL et Math

Pourquoi le découplage n'est pas aussi simple que de « mettre 100 nF dessus »

Tous les ingénieurs ont entendu la règle de base : placez un condensateur de 100 nF à côté de chaque broche d'alimentation du circuit intégré et arrêtez. Et honnêtement ? Cela fonctionne bien pour de nombreux circuits. Jusqu'à ce que ce ne soit pas le cas.

Dès que votre FPGA commence à émettre des courants transitoires de 20 A à 500 MHz, ou que vous recherchez une tonalité parasite dans votre ADC qui pointe sans cesse vers le bruit d'alimentation à 800 MHz, cette limite isolée de 100 nF semble soudainement assez inadéquate. Pour comprendre pourquoi cela se produit, il faut se familiariser avec trois paramètres parasites que la plupart des fiches techniques mentionnent une seule fois, en petits caractères, quelque part après la page 47 : ESR, ESL et la fréquence d'autorésonance qu'ils conspirent pour créer.

La plupart des ingénieurs sautent le calcul et le regrettent plus tard lorsqu'ils débuggent une carte à 2 heures du matin.

Le modèle réel d'un condensateur

Voici le problème des condensateurs physiques : ce ne sont pas de pures capacités. Je ne l'ai jamais été. Ce que vous obtenez réellement lorsque vous soudez ce petit rectangle en céramique est un circuit RLC en série. L'impédance ressemble à ceci :

§ 0§

où$C$est la capacité nominale (le chiffre sur l'étiquette),$L$est l'inductance série équivalente ou ESL, et$R$est la résistance série équivalente, l'ESR. Aux basses fréquences, la réactance capacitive$X_C = 1/(2\pi f C)$domine et tout se comporte comme on peut s'y attendre dans un manuel. Mais augmentez la fréquence et la réactance inductive$X_L = 2\pi f L$commence à prendre le dessus.

En plein milieu de cette transition, quelque chose d'intéressant se produit : les réactances capacitive et inductive s'annulent parfaitement. Il ne vous reste que l'ESR, l'impédance la plus faible absolue que ce condensateur puisse jamais présenter à votre circuit. Ce point de croisement est appelé fréquence d'autorésonance, ou SRF :

§ 1§

En dessous du SRF, votre pièce agit comme un condensateur. Au-dessus ? C'est un inducteur. Il s'agit du concept le plus important en matière de conception de découplage, et c'est la raison pour laquelle vous ne pouvez pas simplement lancer des condensateurs sur un problème et vous attendre à ce qu'ils fonctionnent à toutes les fréquences. Un condensateur ne se découple efficacement que dans une bande centrée autour de son SRF. En dehors de ce groupe, tu te bats contre la physique.

Les paramètres clés et leur signification pour votre PDN

Votre réseau de distribution électrique, le PDN, possède une impédance cible qu'il doit maintenir. Vous pouvez généralement le déduire à partir de l'ondulation d'alimentation autorisée et du courant transitoire dans le pire des cas :

Supposons que vous travailliez avec un rail de 1,0 V alimentant un FPGA capable de générer des transitoires de 5 A, et que vous avez prévu une ondulation de 3 %. Votre impédance cible s'élève à$Z_{\text{target}} = 1.0 \times 0.03 / 5 = 6\,\text{m}\Omega$. Cela fait 6 milliohms. C'est un chiffre extrêmement bas, et vous devez le maintenir sur toute la bande passante où votre circuit intégré capte du courant. Bonne chance

C'est là que l'ESR et l'ESL cessent d'être des paramètres de feuille de données abstraits et commencent à avoir beaucoup d'importance :

• ESR règle le plancher d'impédance à la résonance. Prenons un MLCC 100 nF 0402 typique : il peut avoir un ESR compris entre 10 et 50 mΩ. Si votre impédance cible est de 6 mΩ, un seul bouchon ne peut physiquement pas répondre à cette spécification. Les lois de la physique ne le permettent pas.

• ESL détermine la vitesse à laquelle l'impédance dépasse le SRF. Un boîtier 0402 contient généralement environ 0,5 nH d'ESL. Descendez à un 0201 et vous pourriez obtenir 0,3 nH. Un ESL inférieur augmente la fréquence de votre plage de dérivation effective, ce qui est exactement ce que vous recherchez lorsque vous avez affaire à une logique numérique rapide.

L'inductance parasite n'est pas simplement une question académique, c'est la raison pour laquelle votre découplage cesse de fonctionner aux hautes fréquences.

Exemple concret : contournement d'un rail FPGA 1,0 V

Passons en revue un scénario de conception réel. Nous devons conserver le$Z_{\text{PDN}} < 6\,\text{m}\Omega$jusqu'à 500 MHz. Il s'agit d'une exigence réelle que l'on retrouve sur une conception FPGA moderne.

Étape 1 : Choisissez un condensateur. Nous allons commencer par un MLCC 0402 X7R 100 nF. D'après la fiche technique, nous trouvons ESR = 20 mΩ et ESL = 0,5 nH. Des valeurs assez typiques pour cette taille de package. Étape 2 : Calculez le SRF. Insérez les chiffres dans la formule :Effectuez l'arithmétique et vous obtenez$f_{\text{SRF}} \approx 22.5\,\text{MHz}$. À cette fréquence, l'impédance est égale à l'ESR : 20 mΩ. En fait, ce n'est pas mal, c'est seulement 3 fois notre objectif. Mais nous ne fonctionnons pas à 22,5 MHz. Étape 3 : Vérifiez l'impédance à 500 MHz. C'est bien au-dessus de la SRF, donc l'impédance est presque entièrement déterminée par l'ESL :C'est 1,57 ohms. Notre objectif était de 6 milliohms. Nous sommes multipliés par 260. À 500 MHz, ce condensateur de 100 nF est pratiquement invisible pour le circuit. Il se pourrait aussi bien qu'il n'y soit pas.

Étape 4 : Ajoutez un plafond de fréquence plus élevé. Nous avons besoin de quelque chose avec un SRF plus élevé. Essayons un bouchon de 1 nF 0201 avec ESR = 50 mΩ et ESL = 0,3 nH :

§ 5

Bien mieux, nous sommes dans le bon voisinage de fréquences maintenant. À 500 MHz, son impédance est d'environ$2\pi \times 500 \times 10^6 \times 0.3 \times 10^{-9} \approx 0.94\,\Omega$. C'est encore trop élevé pour un seul plafond, mais nous nous rapprochons de la réalité.

Étape 5 : Utilisez des condensateurs parallèles. Voici la bonne nouvelle : lorsque vous placez$N$des condensateurs identiques en parallèle, l'impédance est divisée par$N$. Pour atteindre notre objectif de 6 mΩ au SRF du plafond de 100 nF (où$Z = 20\,\text{m}\Omega$), nous avons besoin de :

§ 6

Quatre capsules de 100 nF en parallèle nous permettent d'atteindre notre impédance cible à 22,5 MHz. Mais pour la plage de 500 MHz, nous avons besoin d'une banque complètement séparée de ces limites de 1 nF, voire de valeurs plus petites, chacune ciblant une bande de fréquences différente. C'est exactement pourquoi les véritables conceptions PDN utilisent plusieurs valeurs de condensateur. Chaque valeur couvre une décennie de fréquence différente. Vous créez un réseau de filtres distribués, et vous ne vous contentez pas de fixer des limites aléatoires.

La plage de contournement efficace

Il existe ici un concept utile appelé plage de dérivation effective : la plage de fréquences sur laquelle un condensateur maintient réellement l'impédance en dessous de votre cible. Vous pouvez estimer la limite supérieure en déterminant où la réactance inductive est égale à votre impédance cible :

§ 7§

Pour notre plafond de 100 nF avec 0,5 nH ESL et une cible de 20 mΩ (bouchon unique) :$f_{\text{upper}} = 0.02 / (2\pi \times 5 \times 10^{-10}) \approx 6.4\,\text{MHz}$. C'est à cette fréquence que, au-dessus du SRF, le plafond cesse d'être utile à lui seul. En dessous du SRF, il y a une limite inférieure symétrique où la réactance capacitive devient trop élevée. La calculatrice gère les deux limites automatiquement afin que vous n'ayez pas à les dépasser à chaque fois.

Le plat à emporter pratique ? Chaque condensateur possède une bande passante limitée où il fait réellement son travail. En dehors de cette fenêtre, vous avez besoin de différents condensateurs.

Pièges courants

Certaines choses vont vous mordre si vous ne faites pas attention :

Ignorer l'ESL des vias et des traces des PCB. Ce chiffre ESL de 0,5 nH dans la fiche technique ? C'est juste le package lui-même. Au moment où vous ajoutez un via pour redescendre vers un plan d'alimentation interne, vous ajoutez 0,5 à 1,0 nH d'inductance supplémentaire. Parfois plus. Votre SRF actuel vient d'être réduit de manière significative. La solution consiste à maintenir les capuchons de découplage sur la même couche que le circuit intégré dans la mesure du possible, ou à utiliser des connexions très courtes et larges pour minimiser la via inductance. Anti-résonance entre les capuchons parallèles. Lorsque vous placez deux capuchons de valeurs différentes en parallèle, ils peuvent créer un pic de haute impédance entre leurs SRF respectifs. Les impédances ne s'ajoutent pas simplement bien, elles interagissent. Vous pouvez vous retrouver avec un pic de résonance qui est en fait pire que de n'avoir aucun plafond dans cette gamme de fréquences. Une simulation ou un espacement des valeurs très précis sont essentiels. C'est l'une de ces choses qui ont l'air bien sur le papier et qui gâchent ensuite votre journée pendant les tests. En supposant que les capuchons en céramique conservent leur valeur nominale. Voici une surprise amusante : ce bouchon X7R 100 nF dans un emballage 0402 ? Sous une polarisation de 1,0 V DC, il peut en fait fournir une capacité de 60 à 70 nF. Parfois pire. Le matériau ferroélectrique contenu dans les capuchons en céramique perd de sa capacité en cas de polarisation en courant continu, et les petits boîtiers en perdent plus que les plus grands. Vérifiez toujours les courbes de polarisation DC du fabricant. La valeur de votre calcul SRF dépend de votre valeur de capacité réelle.

Essayez-le

Branchez les valeurs de votre condensateur, votre ESR, votre ESL et votre impédance cible dans la calculatrice et vous verrez instantanément le SRF, l'impédance à la fréquence qui vous intéresse, la plage de dérivation effective et le nombre de bouchons dont vous avez réellement besoin en parallèle. Ouvrez le calculateur de sélection des condensateurs de découplage et évitez les conjectures lors de la conception de votre prochain PDN. C'est mieux que de faire tous ces calculs à la main à minuit avant la date limite de rotation du plateau.