ストリップラインが中央にない (それでも問題ありません)
実際のスタックアップでは、信号層が2つのプレーンのちょうど中間に配置されることはめったにありません。オフセットがインピーダンスに及ぼす影響や、実際にどのプレーンがリターン電流を流すのか、一般的な重ね合わせ式が「高」と表示される理由。
目次
誰も中央のストリップラインを作らない
どんな教科書を開いても、ストリップラインは2面のちょうど中間あたりにトレースが描かれます。ファブリケーターの実際のスタックアップを開くと、ほとんど開かれません。
理由はつまらないからです。コアとプリプレグの厚さはそれぞれ異なります。0.1 mm、0.2 mm、0.36 mmなど、ベンダーの在庫が何であれ。レイヤーの配置がたまたま均等に分割されない限り、信号レイヤーは一方のプレーンに他方のプレーンよりも近い位置に着地します。8層の基板では、一方の平面から 0.2 mm、もう一方の平面から 0.6 mm 離れているのがまったく普通のことです。
これはオフセット、つまり非対称のストリップラインです。これはよくあるケースであり、例外ではありません。
オフセットに実際にかかる費用
人々が恐れているよりも低く、しかも期待とは違うやり方で。
FR4で0.15 mmのトレースを取ります。銅線は1オンス、近くの平面には0.2 mm、遠い面には0.6 mmです。同じ0.835mmの空洞の中心に配置すると、説明したように約65.5 Ω. オフセットが得られます。約58 Ω. 約11%低くなります。
そのため、オフセットによってインピーダンスが低下します。これは理にかなっています。トレースが1つのプレーンに近いため、静電容量が上がります。そして、それを修正するのは退屈な方法です。トレース幅を調整することです。幅は自由です。カスタムラミネーションはありません。幅を変更しても同じ効果が得られる場合は、中央のスタックアップを回収するために非標準のプリプレグを製造業者に依頼しないでください。
実際に重要なのはインピーダンスシフトではありません。そこに電流が流れます。
リターン電流は近くの平面をピックします
2 つの平面間で分割された電流を、距離にほぼ反比例して返します。3:1 のオフセットでは、その約 4 分の 3 が近くの平面を流れます。
これは実際的な結果であり、設計レビューよりもむしろEMCテスト中に影響が出る傾向があります。近くの面にアンチパッドが割れたり、空になったり、密集して集まったりすると、迂回を余儀なくされます。その迂回路がループエリアで、ループエリアが放射エミッションとクロストークです。
遠方の平面でも同じ欠陥はほとんど見られません。
そのため、オフセットストリップラインをルーティングするときは、どの平面が近くにあるかを把握し、ルート全体で途切れないようにしてください。約 5:1 の非対称性を超えると、遠方の平面をシグナルインテグリティの目的で装飾として扱い、完全に近傍の平面を中心に設計することができます。
ほとんどのオフセット式が高く読まれる理由
計算ツールを作っているときに面白かったのは以下の部分です。
標準的なアプローチはコーンの重ね合わせです。トレースには 2 つの半構造があります。1 つは近い平面に囲まれ、もう 1 つは遠い平面に囲まれています。それぞれの半分をそれぞれの平面の周りにミラーリングすると、静電容量が元の半分の2倍の通常の対称ストリップラインが得られます。2つの半分は1つの導体を共有しているので、それぞれの容量が加算されます。
エレガントで、 の場合とまったく同じように折りたたまれ、どちらかのギャップが埋まるとインピーダンスを正しくゼロに駆動します。すべて良好な特性。
それも正確ではないで、理由は微妙です。重ね合わせでは、ひそかにトレースの外側のトレース面上に磁性壁があるものと仮定します。つまり、トレースの端の半分からもう片方まで磁界が巻き付かないということです。実際の構造物にはそのような壁はありません。フィールドはぐるぐる回る
静電容量をパラレルプレート部分とフリンジで記述します。
重ね合わせは、トレースがどれほどオフセットされていても、常に対称のフリンジである を返します。真のフリンジは、トレースが平面に近づくにつれて急激に大きくなります。この 1 つの欠落が全体のエラーです。
どれくらいの大きさですか?厳密平行板のグリーン関数に基づいて構築されたモーメント法ソルバーと照合しました。これは、解析中心のストリップラインを約 0.0002% まで再現するような基準です。ベア重ね合わせは、標準オフセットでは数パーセント高くなり、トレースが1つの平面に非常に近い場合は 14% に達します。
信頼のおける計算ツールに対して、なぜ基板が数オームずれていたのか疑問に思ったことがあるなら、これが候補です。
有効期間の制限は無視されがちです
おなじみの対数ストリップライン式:
という条件がついています。おおよそ の細い帯にも使えます。それを過ぎると、対数の引数は 1 に向かって崩れ、答えはバラバラになります。 では、予測を80%近く下回っています。
これは幅の広い低インピーダンスの配線にとって重要です。内層への電力配分、広いクロックスパインなど、意図的に太いものなら何でも構いません。たくさんのツールが対数の公式をいたるところに適用して、もっともらしいのにそうではない数値を導き出します。
この問題を解決するには、あらゆる幅に当てはまる正確なコンフォーマル・マッピング・ソリューションがあります。
分岐も交差もなく、2つの近似が交わる不連続性もありません。
どのインピーダンスツールでもサニティチェックを行います
これらは30秒で実際のバグをキャッチします:
- 両方の高さを等しく設定してください。 正しいモデルでは、中央のストリップラインの値が「正確に」返されます。近くない — まさに。
- ギャップを 1 つゼロに近づけてください。 導体が平面に近づいているため、インピーダンスはゼロに向かって低下するはずです。
- 幅を滑らかに広げてください。 インピーダンスは段差なく単調に下がるはずです。ジャンプとは、ツールが途中で数式を切り替えたことを意味します。
出荷時に最初の2つが失敗した実装が見つかりました。 で対称値の1.089倍を返し、トレースが平面に近づくにつれてインピーダンスが上昇しました。どちらも物理的に不可能で、探さない限りどちらも見えません。
実際にすべきこと
- データシートの名目上のものではなく、加工業者からプレスのスタックアップを入手してください。積層後のプリプレグの厚さは、流れる銅の量によって異なります。
- オフセットをトレース幅で補正します。
- 近接平面を特定し、ルートの下にしっかり固定しておきます。
- IPC-2141のような従来のクローズドフォームは、3:1 のオフセットより数パーセント高くドリフトします。このサイトの計算機は、約 19:1 までの 2 次元フィールドソルバーに対して 0.75% の確率を維持します。数値がどのモデルから来ているかを調べ、マージンが狭い場合はフィールドソルブを求めてください。
よくある質問
関連記事
Designing PCB Spiral Inductors: When & How
Design planar spiral inductors for RF and analog circuits. Learn Mohan vs Wheeler models, SRF limits, Q factor, and common PCB layout mistakes.
2026年9月24日
PCB DesignEdge-Coupled Differential Pairs: Spacing Matters
Master edge-coupled embedded microstrip. Calculate differential impedance, propagation delay, and effective dielectric constant for PCB differential pairs.
2026年9月22日
PCB DesignDual Stripline Impedance: Two Signal Layers
Calculate impedance for dual stripline PCBs with two signal layers between ground planes. Includes coupling effects, propagation delay, and design examples.
2026年9月21日