バックコンバータ:インダクタ、コンデンサ、効率

バックコンバータとLDOのどちらを使うべきか

リニアレギュレータ (LDO) は非常にシンプルでクリーンな出力を生成しますが、基本的には制御されたヒーターです。そんなに過電圧なの？そのまま熱に変化:P = (V_in − V_out) × I_out. 1Aで12Vを3.3Vに下げると、8.7Wを消費することになります。つまり、入力電力の 73% が役に立たないということです。ヒートシンクが必要です。効率の数値を見るとひるむでしょう。

バックコンバータはもっと複雑です。インダクタ、出力コンデンサ、そしてコントローラ IC または内蔵パワーステージが必要です。しかし、その見返りとして 85 ～ 95% の効率が得られます。これは、実際の電流を流したり、バッテリを使い果たしたりする場合に非常に重要です。

では、複雑さの増大が報われるのはどのような場合でしょうか。簡単なルールは次のとおりです。

ほとんどのPCB設計では、 (V_in − V_out) × I_out が約0.5Wを超える場合は、1ドルを真剣に検討してください。その閾値を下回ると、LDOの方が単純で全く問題ないかもしれません。これを超えると、おそらく熱管理のために電力と基板スペースを浪費することになります。

基本方程式

連続導通モードでのデューティ・サイクルは単純明快です。

最初の計算では、 η = 0.88 (88% の効率) を仮定します。これは後で実際のコンポーネント損失に基づいて調整しますが、これは確実な出発点であり、迷うことはありません。

インダクタの値は、許容できるリップル電流の量によって異なります。ほとんどの設計では、出力電流の20～ 40% をリップルとして想定しています。これは、インダクタを不必要に大きくすることなく連続導通モードを維持するのに十分です。 出力コンデンサは出力電圧リップルを設定します。理想的な式では以下の最小値が得られます。

しかし、それは出発点に過ぎません。実際のコンデンサにはESR (等価直列抵抗) があり、そのESRによってリップルが増えます ( ΔV_ESR = ΔI_L × ESR)。セラミック・コンデンサのESRは低いですが、電解コンデンサは意外かもしれません。必ずデータシートを確認してマージンを追加してください。ほとんどのエンジニアはこれをスキップし、後で午前 2 時にノイズの問題をデバッグするときに後悔します。

実際に動作した例:12V → 5V で 2A

実際の設計を見ていきましょう。12V入力から5V、2Aが必要で、400kHzのスイッチング周波数（効率と部品サイズのバランスをとる一般的な選択肢）を選択しました。

ステップ 1: デューティサイクルの計算

D = 5/(12 × 0.88) = 0.473

つまり、ハイサイドFETは各スイッチングサイクルの 47.3% を占めることになります。

ステップ 2: リップル電流を選択

出力電流の 30% を妥当な中間点として考えてみましょう。 ΔI_L = 0.3 × 2A = 0.6A です。これにより、インダクタのサイズを大きくしなくても連続導通モードを維持できます。

ステップ 3: インダクタ値の計算

L = 5 × (1 − 0.473)/(0.6 × 400,000) = 11 µH

これに近い標準値は 10 µH または 15 µH です。10 µH を使用してみましょう。十分近い値ですが、フェライトインダクタの許容誤差はともかく ± 20% です。

ステップ 4: 出力コンデンサのサイズを設定

出力リップルを 50 mV 未満にしたいとします。

C = 0.6/(8 × 400,000 × 0.05) = 3.75 µF

これは理論上の最小値です。実際には、コンデンサの許容誤差、DC バイアスのディレーティング (セラミックコンデンサは電圧が下がると容量が失われます)、および ESR の影響を考慮して、10 µF を使用してください。0805 または 1206 パッケージの10 µF X7R セラミックで十分です。

ステップ 5: インダクタの定格電流を確認

インダクタを流れるピーク電流: I_peak = I_out + ΔI_L/2 = 2 + 0.3 = 2.3A

定格の飽和電流が2.5A以上のインダクタを選択してください。コアが飽和状態になると効率がすぐに低下し、負荷がかかると出力電圧が下がります。

インダクタの選択

適切なインダクタを選ぶには、インダクタンス値を一致させるだけでは不十分です。実際に重要なのは以下のとおりです。

インダクタンス許容誤差: フェライトコアでは± 20% が標準ですが、それでも問題ありません。いずれにしても DC バイアス電流によって値は変動します。コアは定格電流をわずかに下回っても飽和するため、実効インダクタンスは低下します。これをリップル電流の計算に織り込んでください。 飽和電流: これはピーク電流を余裕を持って超えている必要があります。データシートに「飽和電流」と「定格電流」と記載されている場合は、飽和仕様を使用してください。メーカーによっては、自社の定格電流値について楽観的な見方をしているところもあります。 DCR (DC抵抗): 導通損失は2Aで I²×DCR. となり、50 mΩ であっても200mWのコストがかかるため、低いほど良いです。高電流インダクタは、DCR を低く抑えるために太いワイヤや複数の並列ストランドを使用することがよくあります。 SRF (自己共振周波数): インダクタの寄生容量によって共振が発生します。SRF をスイッチング周波数の2倍以上に保つと、インダクタは重要な周波数でインダクタのように動作しなくなります。

この 2 A での 10 µH の例では、Würth 74437324100 や TDK SLF12555T-100M4R3 のような部品が一般的に選択されています。いずれもシールドされているため、基板スペースが限られている場合の EMI 対策に役立ちます。

コンデンサの選択

出力コンデンサは、過度な発熱や電圧リップルが発生することなくリップル電流を処理できる必要があります。セラミックのX5RまたはX7R誘電体は、ESRが低く、温度安定性が高く、小型パッケージで提供されるため、頼りになる選択肢です。Y5Vは避けてください。DCバイアスや温度変動によってキャパシタンスの 70% が失われます。どんな精度でも全く役に立たない。

過渡応答用のバルク容量が必要な場合は、セラミックと電解を並列に接続できますが、定常状態のリップルにはセラミックだけで十分です。

入力コンデンサも同様に重要ですが、見過ごされがちです。バックコンバータは入力からパルス電流、つまりスイッチング周波数で急激な電流スパイクが発生します。コンバータの近くに10～100µFのバルク・コンデンサを、ICの電源ピンのすぐ近くに1µFのセラミック・コンデンサを配置します。入力デカップリングが不十分だと、ボード全体にスイッチングノイズが吹き散ります。入力コンデンサが不十分だと、3インチ離れたアナログ回路でノイズが発生する設計を何度もデバッグしてきました。

効率の低下について

完璧なコンバータは存在しません。あなたのパワーが実際に使われる場所は次のとおりです。

1。伝導損失: 抵抗に流れる電流 — FET のオン抵抗 (RDS (on)) とインダクタ DCR。これは I²×R, までスケーリングされるので、高出力電流ではこの電流が支配的になります。同期整流式降圧コンバータは、この損失を減らすためにダイオードの代わりにローサイドFETを使用します。 2。スイッチング損失: FETが切り替わるたびに、電圧と電流の両方がゼロ以外の瞬間があります。スイッチング遷移中に消費される電力: P_sw = 0.5 × V_in × I_out × t_sw × f_sw. これはスイッチング周波数に正比例します。インダクタを小さくするために f_sw をクランクアップしてもリターンが減少するのはこのためです。 3.ゲート電荷損失: FETゲートの駆動にはエネルギーが必要です:FETあたり P_g = Q_g × V_gs × f_sw です。最近の low-Q_g FETでは、この値は通常小さいですが、スイッチング周波数が高くなると、合計で増大します。 4。インダクタのコア損失: 磁気コアはヒステリシスと渦電流により電力を消費します。これは周波数と磁束に依存するため、コア材料データシートを詳しく調べて正しく推定する必要があります。フェライトコアの損失は 500 kHz を超えると急激に上昇します。

400 kHz では、まともな部品を使用した場合、88～ 92% の効率が期待できます。1 MHz にするとスイッチング損失が増加します。アドバンスト low-Q_g FETを使用し、レイアウトの寄生成分に注意を払わない限り、効率は通常 83～ 87% に低下します。場合によっては、インダクタを大きくして周波数を低くするほうがトレードオフが良くなることがあります。

BOMに取り掛かる前に、Buck Converter Calculatorを使用して設計をモデル化し、デューティ・サイクル、インダクタのサイズ、およびコンデンサの要件を確認してください。手計算よりも時間がかからず、常に忍び寄るような単位変換ミスを検出できます。