差動ペアが実際に置かれている場所
中央・オフセット・ソルダーマスク下 — エッジ結合ペアが置かれる三つの位置。なぜ厳密解を持つのは一つだけなのか、そしてなぜ表層のペアだけがストリップラインには生じないモード間スキューを蓄積するのか。
目次
ディファレンシャルペアが置ける場所は3か所、教科書があるのは1つだけ
エッジ結合差動ペアは、すべてのリファレンスで一方向に引かれます。つまり、2つのトレースを2つのグランドプレーンのちょうど中間に、並べて配置します。この幾何学には正確な解があり、誰もがそれを描くのはおそらくそのためです。
あなたのペアはおそらくそこにはないでしょう。
一方の平面には薄いプリプレグがあり、もう一方の面には厚いコアがある内層にあります。または、表面のソルダーマスクの下にあります。これらはそれぞれ異なる問題であり、答えも異なります。その差は、加工業者が求める許容誤差よりも大きくなります。
中央のケースは本当に正確です
これは評判に値する。2つのグランドプレーンの間の中心にある厚さがゼロのコプレーナストリップを平行板コンデンサに同調的に配置すると、偶数モードと奇数モードのキャパシタンスは完全な楕円積分として減衰します。
k_e = tanh (pi*W/2b) tanh (pi (W+S) /2b) k_o = tanh (pi*w/2b)/tanh (pi* (W+S) /2b)
1 行あたり C/ (eps0*epsr) = 4*K (k) /K (k') とします。コーンはそれを1955年に出版しましたが、何も改善されていません。改善すべき点は何もなく、適合しないからです。
それは思った以上に重要です。日常的に使用するほとんどすべてのインピーダンス式は、誤差帯のあるソルバーデータにカーブフィットしたものです。この式には誤差帯がありません。とにかく、これを2次元のモーメント法ソルバーと照合したところ、0.008%という点で一致しました。これは、数式の離散化誤差ではなく、ソルバー自身の離散誤差です。
0.6mmの平面ギャップを中心に、0.6mmの間隔で0.15mmのペア、1オンスの銅、4.2のFR4を考えてみましょう。
-奇数モードは49.18オーム、偶数モードは62.31オーム -Z_diff = 98.36 オーム、Z_Common = 31.15 オーム** -同じトレースとパートナーが削除されているもの:56.07 オーム
最後の数字は残しておくべき番号です。この値の 2 倍は 112.15 オームで、2 つのトレースが互いに完全に無視された場合の z_diff の値になります。実際の答えはそれより13.8オーム低く、ギャップはカップリングです。差動インピーダンスは「シングルエンド値のわずか2倍」だと言う人は誰でも、非結合限界を引用していることになります。
この場合のカップリング係数は0.118です。これは2つのトレースが実際にどれだけ話しているかを示す正直な尺度であり、スタックアップ候補を比較する際には注意する価値があります。弱結合のペアは、製造業者が実際に実現する間隔に依存するインピーダンスが少ないため、エッチングのばらつきに対する耐性が高くなります。
中心がずれているのが普通です
コアとプリプレグは、ベンダーの在庫と同じ厚さになっています。レイヤーの配置が均等に分割されない限り、ペアは片方の平面に近づきます。
シングルオフセットストリップラインと同じ考え方ですが、結果は同じです。プレーンに近いほど、静電容量が大きいほどインピーダンスが低くなります。0.2mmの間隔で0.13mmのペアを片方の平面より0.2mm、もう片方の平面より0.5mm下に配置すると、シングルトレース・リファレンスの59.44オームに対してZ_diff = 103.02オームとなります。オフセット比は 0.43 で、中心からかなりずれています。
同じペアを中央に動かすと、インピーダンスが上がります。平面間隔の4分の1のペアでは、10~ 20% が一般的です。これは、インピーダンスを制御したショップの数倍です。基板が仕様から外れてしまうのは、オフセット・ペアを中心として扱うのが日常的な方法です。
ここでは厳密な解はないため、モデルは正確に中央に配置された結果に、ソルバーに適用された補正を掛けて構築されます。便利な特性は、2 つのギャップが等しくなると補正がまったく同じになるように構成されていることです。つまり 2 つのギャップを等しく設定すると、オフセット計算機は中央計算機の解を最後の桁に近い位置ではなく、最後の桁まで返します。独自の縮退ケースを見逃したモデルは、不正確というよりはむしろ間違っています。
表面的なケースには他のケースにはない問題がある
このペアをソルダーマスクの下の外側の層に置くと、ストリップラインがないように見えます。2つのモードは異なる速度で移動します。
ストリップラインは1つの誘電体の中にあります。どちらのモードでも誘電率は同じで、どちらも同じ速度で伝播し、差動を開始するペアは差動のままです。サーフェスペアの上には空気があり、奇数モードではそのフィールドがトレース間の隙間を通り、偶数モードでは横に広がります。サンプリングする空気の量が異なるため、実効誘電率も異なります。
25 um 以下のソルダーマスクで 0.2 mm のペアを、FR4 を 0.2 mm 以上離して 0.2 mm の間隔で配置した場合:
-eps_eff、奇数 = 3.122、eps_eff、偶数 = 3.472 -遅延5.894と6.215ps/mm — 0.321ps/mm間隔
100 mm を超える経路では、32 ps の差動モードからコモンモードへの変換が行われますが、これは純粋にジオメトリによって蓄積されたものです。このボードには何も問題はありません。
ちなみにマスクは悪役ではありません。マスクを剥がすと、0.458 ps/mmというスキューが悪化します。これは、奇数モードが最も強く作用するギャップをマスクが埋め、誘電率を偶数モードの誘電率に引き上げるためです。ここではソルダーマスクが少しだけ役立ちますが、これはほとんどの人が持っている直感ではありません。
これにはインピーダンスがかかります。Z_diffは、25umのマスクを付けると、裸の113.38オームから107.52オームに低下します。人間の髪の毛よりも細いものから6オームです。なぜなら、被写界のちょうどその場所に収まるからです。
これらのモデルが主張していること
エラーバーのない数値は、サポートできない決定を招くため、わかりやすく述べる価値があります。
| ジオメトリ | モデル | 精度 |
|---|---|---|
| 中心となるストリップラインペア | コーンコンフォーマルマッピング | 正確; 当社のソルバーに対して 0.008% |
| オフセット・ストリップライン・ペア | 正確な中央配置結果+フィッティング補正 | ワーストケース 1.9%、w/b 0.05-0.8以上、s/b 0.05-1.0、平面間隔のギャップ 0.125-0.5 に近い値 |
| カバーサーフェスペア | フィッティングジオメトリ + モードごとの充填係数 | ワーストケース 2%、オーバートレース幅0.2〜4倍、基板高さの0.1〜3倍の間隔 |
実用的な演算順序
希望するシングルエンド・インピーダンスのトレース幅を設定します。次に、Z_diff が目標値に達するまで間隔を広げます。この 2 つは相互作用しますが、その順序は数回の反復で収束しますが、その逆は収束しません。
結合係数を確認しながら行ってください。小さくなると、間隔を広げてもほとんど何も得られません。ノブの有効範囲を超えているため、代わりに幅を調整する必要があります。
そして、そのペアが内側の層に置けるなら、そこに置いてください。インピーダンスの場合はどちらにしてもかまいませんが、スキューの場合は長さをずらす必要はありません。
関連記事
Your Via's Loss Isn't in the Barrel
Conductor and dielectric loss through a 1.6 mm via is under a sixth of a decibel at 20 GHz. The same via can cost 2.27 dB. The difference is the stub — the copper that carries no signal at all.
2026年8月30日
Signal IntegrityA Via Is Not a Capacitor: Excess Reactance and Rise Time
Via capacitance sounds alarming until you subtract what a matched line would have had anyway. Only the excess is a discontinuity — and shrinking capacitance past the optimum makes reflection worse, not better.
2026年8月18日
Signal IntegrityBroadside-Coupled Pairs: Half the Width, One Big Risk
Stacking a differential pair on adjacent layers halves the routing width, which is why flex circuits use it everywhere. The impedance maths is clean. The failure mode is layer-to-layer registration.
2026年8月16日