PDN インピーダンス:遺伝的アルゴリズムによる共鳴の抑え

問題点:1.0V FPGAレールが静音状態を維持できない

最新の FPGA は電力を大量に消費します。つまり、1.0 V のコアレールで 30 A 以上供給しているということです。目標インピーダンスの計算は簡単です。

これは1.67ミリオームで、途方もなく広い周波数範囲でヒットする必要があります。VRMがまだ機能している100kHz未満から、ついにパッケージのデカップリングが始まる1GHzまでです。その間にあるものは何か？それがPCBの配電ネットワークが単独で動いているものです。そしてそれこそが、共振が隠れてトラブルの原因になりがちです。

例えば、あなたが100ミリ×120ミリのボードを持っているとしましょう。 $\varepsilon_r = 4.3$ と $\tan\delta = 0.02$ の標準的な FR-4。電源プレーンとグランドプレーンはわずか 0.1 mm (約 4 ミルの誘電体) だけ隔てられています。合理的に聞こえますよね？これを [rftools.io/tools/pdn-impdance] にある PDN インピーダンスアナライザー (/tools/pdn-impdance) に接続して、実際に何が起こるか見てみましょう。

平面対空洞共振器

ほとんどのレイアウトガイドが見落としているのは、2つの平行な銅平面の間に薄い誘電体があるということですか？それらは共振空洞を形成します。基本的には長方形のマイクロ波共振器で、本当に平らです。共振周波数は、他の空洞と同じ物理特性に従います。

変数は簡単です。 $a$ と $b$ はボードの寸法、 $m$ と $n$ はモードインデックス（ゼロから始まる整数）、 $c$ は光速です。FR-4の誘電率が 4.3 の当社の 100 mm × 120 mm ボードでは、次の点で共振が生じます。

• TM₁₀ 722 メガヘルツでのモード
• TM₀₁ 602 メガヘルツでのモード
• TM₁₁ 940 メガヘルツでのモード

それぞれの周波数で、プレーン間のインピーダンスが急上昇します。これらのスパイクのいずれかが目標インピーダンスを上回ると、FPGA はその周波数で電圧降下が見られます。高速 I/O ではそれが理解できず、スプリアス EMI が発生し始め、EMC テストハウスが非常に不満に思うことになります。

空洞モデル:ノバックのグリーン関数

この分析装置は、この混乱をモデル化するためにイシュトヴァン・ノヴァクのGreenの関数アプローチを採用しています。平面ペア上の任意の 2 点間のインピーダンスは次の式で求められます。

ここで、 $d$ は誘電体の厚さ、 $k_x = m\pi/a$ と $k_y = n\pi/b$ は空間波数、 $k = \omega\sqrt{\mu_0 \varepsilon_0 \varepsilon_r}$ は伝播定数、 $\delta_m$ はノイマン係数です。 $m=0$ の場合は1、それ以外の場合は2です。 $\delta_n$ についても同じことが言えます。

このツールは、プローブポイントをボードの中央に配置します。これは奇数奇数モードでは最悪のケースで、実際に BGA を配置する場所をかなり表しています。

1つのコンデンサの値では不十分な理由

すべてのMLCCには直列共振周波数があり、そのインピーダンスはESRだけに低下します。その周波数は、コンデンサ自体のインダクタンスとキャパシタンスによって決まります。

ESLが約400pHの標準的な100nF 0402コンデンサを考えてみましょう。このコンデンサは約 25 MHz で共振します。その周波数以下ではコンデンサのように動作し、PDN のインピーダンスを低減するのに役立ちます。それ以上は？誘導的に見え始め、実際には事態を悪化させます。

100 kHz～1 GHzの帯域全体をカバーするには、複数のコンデンサ値を組み合わせる必要があります。それぞれが異なる周波数スライスを処理します。

問題は、各タイプがいくつあるかということです。そこが興味深いところです。というのも、巨大な解空間をもつ組み合わせ最適化問題を扱っているからです。

遺伝的アルゴリズムによるアプローチ

アナライザーは遺伝的アルゴリズムを使用して最適な組み合わせを見つけます。候補となる各解は、コンデンサの種類ごとに 1 つずつ、7 つの整数のベクトルとして表されます。ただし、合計が 30 キャップを超えないようにという制約があります。これは、一般的な BGA フットプリントの周りの実際の基板スペースに基づく現実的な制限です。

適合度関数は次のように機能します。ツールは候補となる各ソリューションについて、PDN 全体の合計インピーダンスを計算します。これは、すべてのコンデンサと並列 (同じく並列) の平面対空洞インピーダンスです。次に、全周波数範囲における $|Z_{PDN}|$ と $Z_{target}$ のワーストケース比を求めます。GAの仕事は、その比率を最小限に抑えることです。

セレクションは $k=4$ のトーナメントセレクションを使用します。集団の中から無作為に4人の個体を選び、適応度が最も高い（目標インピーダンスの違反が最も小さい）人が繁殖します。 クロスオーバーは遺伝子ベクトル上の2点クロスオーバーです。子供を作るときには、制約を修復するステップがあります。つまり、その子の合計キャップが30個を超えると、アルゴリズムは制限値以下に戻るまでキャパシタ数をランダムに減らします。 突然変異によって、各遺伝子に $\pm 1$ による調整が行われ、その後、条件を合法的に保つための制約クランプがもう一回行われます。

オプティマイザを実行する

ツールに入力した内容は次のとおりです。

• ボードの寸法: 100 mm × 120 mm、 $\varepsilon_r = 4.3$ 、 $\tan\delta = 0.02$
• プレーン間隔: 0.1 mm
• 電源: 1.0 V レール、30 A 負荷、5% リップルバジェット
• VRM 特性: 0.5 mΩ 出力抵抗、100 nH ループインダクタンス
• 周波数スイープ: 100 kHz から 1 GHz
• コンデンサバジェット: 最大30個のデカップリングキャップ

GAは、400世代にわたって400人の人口を対象に実施しました。結果はかなり啓発的でした。

インピーダンスプロファイル

デカップリングなしのベアプレーンペアインピーダンスでは、各キャビティ共振で大きなスパイクが見られます。これはまさに数学が予測した通りです。最適化された30個のコンデンサを追加すると、これらのスパイクは全周波数範囲で1.67 mΩ の目標値を下回ります。最悪の違反は、目標値を*下回る0.5dBという結果になりました。つまり、実際にはある程度の余裕があるということです。

最適化されたコンデンサミックス

400 世代を経て、GA は次のソリューションに落ち着きました。

その分布を見てください。最も重い配分 (8 キャップ) は 100 nF になります。これがミッドバンドの主力周波数です。10 nF と 1 µF の値はそれぞれ 5 つか 6 つになり、そうでなければインピーダンスがピークに達する遷移ゾーンをカバーできます。両端の極値 (100 µF と 100 pF) には、それぞれ 2 つしか必要ありません。貴重な基板面積を無駄にすることなく、周波数帯域を固定するのに十分です。

GA コンバージェンス動作

フィットネス指標（ワーストケースの $|Z_{PDN}|/Z_{target}$ 比）は、第1世代で2.5前後で始まりました。150世代までには約0.85まで下がり、ほとんどそのままでした。これは、GA が 400 世代の限界に達するずっと前に、ほぼ最適なソリューションを見つけていたことを示しています。このサイズのボードでは、おそらく 200 世代しか実行できず、計算時間をいくらか節約できるでしょう。

実際に重要な設計上の洞察

1.平面の間隔は思っている以上に重要です

プレーンペアの間隔を 0.2 mm から 0.1 mm に縮小すると、プレーン間容量は約 2 倍になります。 $C = \varepsilon_0 \varepsilon_r A / d$ — 静電容量は間隔に反比例することを覚えておいてください。これにより、空洞共振が発生する場所がシフトするため、2 つまたは 3 つのデカップリング・キャップが不要になります。スタックアップがより狭い平面間隔に対応できるのであれば、これはおそらく最も安価な PDN 改善策です。ほとんどのエンジニアはこの最適化をスキップし、後で上限を増やそうとしたときに後悔します。

2. 100 MHz 以上では ESL が優勢になります。

直列共振周波数を超えると、コンデンサはコンデンサのように動作しなくなります。誘導性があるように見えます。高周波数で何が起こるかは、静電容量の値ではなくESLによって決まります。そのため、オプティマイザは 100 MHz を超えるものには 0201 パッケージを強く推奨しています。0402または0603パッケージのESLは400〜800pHであるのに対し、ESLは200〜300pHです。500 MHzで1.67 mΩ の目標を達成しようとすると、その違いがすべてになります。

3.VRM ループのインダクタンスを無視しないでください

電圧レギュレータモジュールには出力インダクタンスがあります。通常、データシートには $L_{VRM}$ と記載されています。これにより、低周波数でインピーダンスが上昇しますが、大容量容量では完全には修正できません。 $L_{VRM}$ が高すぎると、VRMの制御帯域幅が終了する場所と、デカップリングネットワークが有用な機能を発揮し始める場所との間にギャップが生じます。アナライザーはこれをVRMからの直列RLとしてモデル化しますが、これはほとんどの人が認識している以上に重要です。

4.30キャップの制約は実際には現実的です

一般的な 15 mm × 15 mm の BGA フットプリントでは、パッケージ周囲の 5 mm のハローに 30 ～ 40 個のデカップリングキャップを物理的に取り付けることができます。それ以上になると、キャップが重なったり、インダクタンスが効かなくなってキャップを遠くに押し出したりすることになります。この制約により、オプティマイザは数百個のコンデンサで問題を総当たり攻撃するのではなく、インテリジェントなトレードオフを行うことを余儀なくされます。

厳選されたソリューションとの比較

一般的な経験則として、100nFのキャップを10個、10µFのキャップを5個、1µFのキャップを5個使用するというものがあります。これは合計で20個のコンデンサです。これをアナライザに通してみると、200 MHz を超えると完全にバラバラになることがわかります。これは、高周波カバレッジがないためです。10 nF のキャップを 5 つ追加して 200 ～ 500 MHz の範囲を固定しますが、500 MHz ～ 1 GHz の領域では、目標のインピーダンスを上回る共振スパイクがまだ残っています。

GAのソリューションでは、7つのコンデンサ値すべてを使用し、インピーダンス・プロファイルが実際に助けを必要とする箇所に基づいて数を割り当てます。そのレベルの周波数領域認識に匹敵する経験則はありません。これは、塗料を目で混ぜるのと、分光測色計を使うのとでは違うようなものです。

知っておくべき実用上の注意事項

基板サイズの感度が重要です。 基板が大きいほど、空洞共振の周波数は低くなります。200 mm × 250 mmのサーバー・マザーボードでは、290 MHzで TM₁₀ モードが発生することがあります。これはデカップリング帯域のちょうど真ん中であり、実際の問題です。50 mm × 50 mm のような小さいボードは、これらの共振を 1 GHz 以上に押し出すので、それほど頭痛の種にはなりません。 誘電率はすべてに影響します。 ロジャースやメグトロンのような高 $\varepsilon_r$ 積層板は共振周波数を下げます。これは通常、プレーン間容量が増えるため有益ですが、共振が信号帯域幅に突然シフトした場合は驚くかもしれません。4.3のFR-4はかなり中途半端なので、人気が高いのはそのためです。 ロスタンジェントは減衰をもたらします。 FR-4の $\tan\delta$ は約0.02で、これらの共振ピークを適度に減衰させます。0.002前後の $\tan\delta$ の低損失ラミネートに切り替えると、デカップリングでは抑制が困難な、はるかにシャープな共振スパイクが見られます。時には、少しでも損失を被ることもあるでしょう。

まとめ

PDN 設計は、基本的に 40 年に及ぶ帯域幅にまたがる周波数領域の問題です。このような平面対の空洞共振によってインピーダンス・スパイクが発生しますが、手作業でデカップリングを行う方法ではほとんどの場合、このスパイクを見逃してしまいます。遺伝的アルゴリズムによるアプローチでは、物理的に配置できるコンデンサの数に関する現実的な制約を考慮しながら、周波数帯域全体を実際にカバーするコンデンサの組み合わせを見つけます。

rftools.io/tools/pdn-インピーダンス でこのツールを自分で試すことができます。ボードの寸法、スタックアップパラメータ、および電力要件を入力したら、オプティマイザにデカップリングソリューションを考えさせてください。おそらく、あなたが使おうと計画していた経験則よりも優れたものが見つかるでしょう。

---

関連ツール:PCBトレースインピーダンス、ビアインピーダンス、デカップリングコンデンサ、バイパスキャップ共振