PCBビアカリキュレータ
インピーダンス、キャパシタンス、インダクタンス、および電流容量を使用してPCBを計算します。スルーホールビアとブラインドビアのアスペクト比と DFM 警告が表示されます。無料で即時に結果が得られます。
公式
参考: IPC-2141A; Howard Johnson "High-Speed Signal Propagation"
仕組み
ビア・インピーダンス・カリキュレータは、高速デジタル設計、RF遷移、シグナルインテグリティ解析に不可欠なPCBビアの特性インピーダンス、寄生容量、インダクタンスを計算します。シグナルインテグリティのエンジニアは、これを利用して、マルチギガビットのデータレートで 5 ～ 15% の信号反射の原因となるビアの不連続性を最小限に抑えます。
ジョンソン/グラハムの「高速デジタル設計」によると、ビアインピーダンスはZ = 87/sqrt (Er) x ln (1.9 x d/D) に従います。ここで、D はアンチパッドの直径、d はビアドリルの直径、Er は誘電率です。FR4（Er=4.3）に0.6mmのアンチパッドを備えた一般的な0.3mmビア（Er=4.3）のZは約52オームで、目標の50オームに近い値ですが、0.3〜0.5pFの静電容量と0.5〜1.0nHのインダクタンスがあるため、不連続性が生じます。
基板厚によるビア寄生成分スケール:IPC-2221BはキャパシタンスC = 1.41 x Er x T x d^2/(D^2-d^2) pFを示しています。ここで、Tはmm単位の基板厚です。厚さが1.6mmのボードの静電容量は0.8mmの2倍になります。これが、10 Gbps を超える信号には、マイクロビア (0.1 mm ドリル、0.15 mm パッド) を備えた HDI スタックアップが必要である理由です。これらのスタックアップでは、標準の PTH ビアと比較して静電容量が 80% 減少します。
3 GHz を超える RF アプリケーションでは、ビア・スタブ共振が重要になります。1.6mmボードのレイヤー2で遷移する信号のスルーホールビアには、約5.5 GHz (4分の1波) で共振する1.4mmのスタブがあり、周波数応答にノッチが生じます。バックドリル (IPC-6012E) によってスタブが除去され、共振周波数での挿入損失が6～10 dB回復します。
計算例
問題：4層の1.6mm FR4（Er=4.3）に0.6mmのアンチパッドを備えた0.3mmビア（0.25mmの仕上げ穴）のインピーダンスと寄生成分を計算し、L1上の信号がL3に遷移します。
ジョンソン/グラハム氏による解法: 1.ビアインピーダンス:A = 87/平方フィート (4.3) x ln (1.9 x 0.6/0.3) = 42.0 x ln (3.8) = 42.0 x 1.335 = 56.1 オーム 2.ビア長さ (L1からL3): 約0.3ミリメートル 3.キャパシタンス:C = 1.41 x 4.3 x 0.3 x 0.3^2/(0.6^2-0.3^2) = 1.82 x 0.027/0.27 = 0.18 pF 4.インダクタンス:L = 5.08 x 0.3 x [ln (4 x 0.3/0.3) + 1] = 1.52 x 2.39 = 3.63 nH/mm なので、L_Total = 1.1 nH 5.スタブの長さ (L3 以下): 1.3 mm、f = c/ (4 x 1.3 mm x 平方フィート (4.3)) での共振値 = 5.3 GHz
結果:0.18 pF、1.1 nH の 56 オーム・ビア50 オームのラインの場合、反射係数 = (56-50)/(56+50) = 5.7% です。5 Gbps 未満では許容範囲ですが、10 Gbps 以上または 3 GHz を超える信号にはバックドリルが必要です。
実践的なヒント
- ✓BGAブレークアウトには、キャップメッキ付きのビアインパッドを使用してください。IPC-7095の推奨に従い、トレーススタブを排除し、寄生インダクタンスを30％削減します。
- ✓信号ビアの lambda/20 (10 GHz で 2 mm) の信号ビア内にグランドビアを追加すると、低インダクタンスのリターンパスが得られ、ビアインダクタンスが Johnson/Graham 氏によれば 40 ～ 60% 減少します。
- ✓RF/マイクロ波（6GHz以上）の場合：バックドリルを信号層から0.1mm以内に指定すると、スタブ共振が除去され、ビアあたり3〜6dBの挿入損失が改善されます。
よくある間違い
- ✗アンチパッドサイズの影響は無視します。アンチパッドを0.5mmから0.8mmに増やすと、ビアインピーダンスが10〜15オーム上がり、50オームのトレースとのマッチングは向上しますが、配線密度は低下します。
- ✗高周波信号のスタブ共振は無視してください。1mmのスタブではFR4の7.5GHzで共振ノッチが発生し、10dB以上の挿入損失が発生します。3 GHz を超える信号のスタブ周波数は必ず計算してください。
- ✗25Gbps以上の信号にはPTHビアを使用します。標準の0.3mmビアのキャパシタンスは0.5pF、HDIマイクロビア（0.1mm）は0.08pFで、IEEE 802.3に従ってビア遷移ごとのリターンロスを6〜8dB削減します。
よくある質問
関連記事
PCB Design
デカップリング・コンデンサの選択:SRF、ESL、数学
デカップリングコンデンサの値の選択方法：自己共振周波数（SRF）によって有効なバイパス範囲が設定されます。100nFは約5MHzで動作し、10nFは約50MHzで動作し、1nFは約500MHzで動作します。ESR と ESL について説明しました。
PCB Design
FDTD シミュレーション:10 Gbps 信号がスタブ経由で嫌われる理由
FR-4のスルービア遷移のFDTDシミュレーションを実行するためのステップバイステップガイド。シミュレーションの設定方法、S11/S21の結果の解釈方法について説明します。
Signal Integrity
PDN インピーダンス:遺伝的アルゴリズムによる共鳴の抑え
1.0V/30AのFPGAパワーレールには、100kHzから1GHzまでのフラットインピーダンスが必要です。電源プレーンとグランド・プレーン間の空洞共振によってインピーダンス・スパイクが発生し、それによってインピーダンス・スパイクが発生します。
Shop Components
As an Amazon Associate we earn from qualifying purchases.
関連電卓
PCB
トレース幅
IPC-2221およびIPC-2152に従って、電流容量の最小PCBトレース幅を計算してください。抵抗、電圧降下、消費電力を求めましょう。無料ですぐに結果が得られます。
RF
マイクロストリップインピーダンス
ハマースタッド・ジェンセン方程式でマイクロストリップインピーダンス（Z0）、実効誘電率、伝搬遅延を計算します。RF基板設計、50 Ω整合回路、高速信号ライン設計に必須のツール。基板仕様を入力して即座に結果を取得。無料で利用可能。
PCB
トレース抵抗
PCB銅トレースのDC抵抗を幅・長さ・厚さ・温度から計算します。シート抵抗と温度係数を含む詳細な結果を取得。電力基板・高電流ライン・モーター制御回路の配線設計に不可欠。IPC-2221準拠の計算式を使用。無料で即時に結果が得られます。
PCB
ディファレンシャルペア
エッジ結合マイクロストリップペアの Zdiff と Zcommon を計算します。奇数モード/偶数モードのインピーダンスの USB、HDMI、イーサネット差動ペアを設計します。無料で即時に結果が得られます。