PCB

PCBビアカリキュレータ

インピーダンス、キャパシタンス、インダクタンス、および電流容量を使用してPCBを計算します。スルーホールビアとブラインドビアのアスペクト比と DFM 警告が表示されます。無料で即時に結果が得られます。

Loading calculator...

公式

C_{via} \approx \frac{0.0554\,\varepsilon_r\,T\,D}{D_a-D}\ \text{pF},\quad Z_{via} \approx \frac{60}{\sqrt{\varepsilon_r}}\ln\frac{D_a}{d},\quad L_{via} \approx 0.2h\left(\ln\frac{4h}{d}+0.5\right)\ \text{nH}

参考: IPC-2141A; IPC-2221B; Howard Johnson "High-Speed Signal Propagation"

T— ボードの厚さ (mm)

d— ビアドリル径 (mm)

D— パッド直径 (mm)

D_a— アンチパッド (平面クリアランス) 直径 (mm)

εᵣ— 誘電率

h— ビアの高さ (= ボードの厚さ) (mm)

仕組み

メッキ加工されたスルーホールビアは、電気的には同軸線の短い断面です。メッキバレルが内部導体で、貫通するすべての平面に切り込まれたクリアランス（アンチパッド）が外部導体です。この識別によって形状が扱いやすくなり、どの寸法がどの結果を左右するのかがわかります。

インピーダンスは同軸形式に直接従います。$Z =\ frac {60} {\ sqrt {\ varepsilon_r}}\ ln\ frac {d_a} {d} $ ここで、 $D_a$ はアンチパッドの直径、 $d$ はドリルです。パッドは表示されません。FR-4の1.0mmアンチパッドに0.3 mmのドリルを挿入すると、35.2Ω（50Ωラインをはるかに下回る）が得られます。そのため、管理されていないビアは容量性の不連続と見なされます。

キャパシタンスは、アンチパッドエッジに作用するパッドです。IPC-2141A は $C =\ frac {0.0554\,\ varepsilon_r\, T\, D} {d_a-D} $ pF をミリメートル単位で求めます。ここで $D$ はパッドの直径です。両方のプレートが現れ、その間のギャップが分母になるため、平面クリアランスが主流になります。0.6mmのパッドでアンチパッドを0.8mmから1.4mmに広げると、静電容量が3分の1に減少します。ドリルはプレートではないので、この表現にはまったく入りません。

インダクタンスは、リターンパス上の短い円形導体としてバレルから得られます。$L = 0.2h\ left (\ ln\ frac {4h} {d} + 0.5\ right) $ nH、 $h$ 、ミリメートル単位は $d$ です。ビアは長さとともに成長し、直径に対しては対数的にしか成長しないため、ビアを短くする方が、バックドリルの理由である太くするよりもはるかに役立ちます。

電流容量はメッキされた環に作用します。銅はドリル加工された穴の壁に堆積するため、半径 $d/2-t$ から $d/2$ までの範囲でリングを占有し、$A =\ pi t (d-t) $となります。これは、穴が示す断面よりもはるかに小さい断面です。25 µmのメッキを施した0.3 mmのビアには、わずか0.0216 mm²の銅しか含まれていません。これは、同じ直径のソリッドプラグの3分の1未満です。

ここでいう $Z$ は、伝送線路断面としてのビアの特性インピーダンスであることに注意してください。これは、ビアが通過エッジをどの程度劣化させるかという問題ではありません。そのために重要なのは、マッチングしたセクションが寄与したはずのリアクタンスに対する過剰リアクタンスであり、これをビアステップ応答計算ツールが処理します。

計算例

付属品: 0.3 mm ドリル、0.6 mm パッド、1.0 mm アンチパッド、1.6 mm FR-4 ボード (

\ varepsilon_r = 4.2

)、25 µm バレルメッキ ステップ 1: 同軸インピーダンス

\ sqrt {\ varepsilon_r} =\ sqrt {4.2} = 2.0493902

なので、

\ frac {60} {\ sqrt {\ varepsilon_r}} = 29.277002

\ frac {d_a} {d} =\ frac {1.0} {0.3} = 3.3333333

、

\ ln (3.3333333) = 1.2039728

Z = 29.277002\ times 1.2039728 = 35.2487

パッドの直径は何の役割も果たしません。同軸ペアを形成するのはバレルとプレーンのクリアランスのみです。

ステップ 2: パッドとアンチパッド間のキャパシタンス (IPC-2141A)

0.0554ドル\ times 4.2 = 0.232680$

\ times 1.6 = 0.372288

\ times 0.6 = 0.2233728

C =\ frac {0.2233728} {1.0-0.6} = 0.558432

pF ステップ 3: バレルインダクタンス

\ frac {4h} {d} =\ frac {4\ times 1.6} {0.3} = 21.333333

、

\ ln (21.333333) = 3.0602708

L = 0.2\ times 1.6\ times (3.0602708 + 0.5) = 0.32\ times 3.5602708 = 1.1392867

nH ステップ 4: アスペクト比

\ frac {T} {d} =\ frac {1.6} {0.3} = 5.33

— 10:1 の制限がある標準製造ハンドルの内側で快適に装着できます。 ステップ 5: 現在の容量

t = 25

µm

= 0.025

mm なので、

A =\ pi\ times 0.025\ times (0.3-0.025) = 0.02159845

mm²

= 33.478

mil²

I = 0.048\ times 10^ {0.44}\ times 33.478^ {0.725} = 0.048\ times 2.7542287\ times 12.748159 = 1.6853

A ステップ 6:50 Ω ラインにとっての意味

\ sqrt {L/C} = 45.17

Ω、50Ω以下なので、ビアは容量性です。マッチングしたセクションでの超過分は

C-L/Z_0^2 = 0.5584-0.4557 = 0.1027

pF です。つまり、実際の不連続領域は未処理容量の約 5 分の 1 に過ぎません。 結果: 35.2 Ω、0.558 pF、1.139 nH、アスペクト比 5. 33:1、10 °C 上昇時、1.69 A

実践的なヒント

✓BGAブレークアウトには、キャップメッキ付きのビアインパッドを使用してください。IPC-7095の推奨に従い、トレーススタブを排除し、寄生インダクタンスを30％削減します。
✓信号ビアの lambda/20 (10 GHz で 2 mm) の信号ビア内にグランドビアを追加すると、低インダクタンスのリターンパスが得られ、ビアインダクタンスが Johnson/Graham 氏によれば 40 ～ 60% 減少します。
✓RF/マイクロ波（6GHz以上）の場合：バックドリルを信号層から0.1mm以内に指定すると、スタブ共振が除去され、ビアあたり3〜6dBの挿入損失が改善されます。

よくある間違い

✗パッドとアンチパッドを混同します。パッドはビア上の銅リングで、アンチパッドは平面上のクリアランスカットです。インピーダンスはアンチパッドに依存し、パッドにはまったく依存しません。静電容量は両方に依存します。インピーダンスを入れ替えるとインピーダンスが過小評価され、キャパシタンスは実際にインピーダンスを制御している一次元の影響を受けなくなります。
✗バレルが純銅であると仮定すると、ドリル穴の壁にはメッキが施されているため、導電断面は環状ピット*（d-t）になります。25 マイクロメートルのメッキを施した 0.3 mm のビアには、同じ直径のソリッドプラグの 3 分の 1 未満の 0.0216 平方ミリメートルの銅が含まれています。
✗ビア特性インピーダンスを信号劣化の量として読み取ると、つまりCに対するLの平方根がラインインピーダンスとすでに等しいビアは、電気的に見えません。エッジを劣化させるのは、生のLとCではなく、マッチングしたセクションでの過剰なリアクタンスです。
✗アンチパッドを縮小して平面銅を再利用すると、クリアランスの逆数に比例して静電容量が増加するため、0.6 mmパッドで1.0 mmのアンチパッドを0.8 mmに閉じると、ビア容量が2倍になります
✗バックドリルで穴を開けたビアのバレルの長さとして基板の厚みを使用した場合、バックドリルをしても信号は残りの長さのみを通過し、全体の厚みではインダクタンスとキャパシタンスの両方が過大評価されます。

よくある質問

ビアの直径はインピーダンスにどのように影響しますか？

インピーダンスはln（アンチパッド/ドリル）に追従するので、アンチパッドを大きくしたり、ドリルを小さくしたりするとインピーダンスが上がります。FR-4に0.25mmのドリルを使用する場合、0.5mmのアンチパッドは20.3オーム、0.7mmのアンチパッドは30.1オームになります。これらの値がどれほど低いかに注意してください。50 オームに達するには、アンチパッドとドリルの比率が約 5.5 になるか、そのドリルに 1.38 mm のアンチパッドが必要です。通常のビアはラインインピーダンスのかなり下にあります。これが容量性ビアと読まれる理由です。

ビアインピーダンスの計算が重要なのはなぜですか？

ビアの不連続は信号反射の原因となります。IEEE 802.3イーサネット仕様では、10GBASE-Tの最大ビア反射係数は 5% です。50 オームのトレースに 60 オームのビアがあると 9% の反射が発生し、仕様を満たしていません。25 Gbps (100GBASE-CR4) では、ビア容量が0.3 pFを超えると、2 dB の挿入損失が発生するため、HDI マイクロビアが必要になります。

ビアインピーダンスを下げることはできますか？

持ち上げるには、アンチパッドを開くか、ドリルを縮めます。下げるには、逆の操作を行います。実際の限界は、大きなアンチパッドはプレーン銅を消費してリターン経路を枯渇させる可能性があるのに対し、小さなアンチパッドはクリアランスに穴を開ける危険性があるということです。ほとんどの設計では、形状だけで50Ωに達しようとするのではなく、ラインインピーダンスをはるかに下回るビアを選び、その結果生じる余剰静電容量を、機能しないパッドを取り外してバックドリルで対処します。

異なるPCB材料はビアの性能にどのように影響しますか？

インピーダンスは誘電率の平方根を1乗した値になるため、同じ形状の場合、ロジャースRO4350B（3.48）はFR-4（4.2）よりも約10パーセント高く、PTFE（2.2）は約38パーセント高くなります。静電容量は誘電率に直接比例するため、低ER積層板は同じ割合で静電容量をカットします。これは、両方の理由から同時に高速処理に役立ちます。

これらの式はすべての周波数に適用できますか？

準静的式は、ビア長がラムダ/10未満の周波数まで、+/ -10% の精度が得られます。FR4 搭載の 1.6 mm ボードの場合、これは約 4 GHz です。4 GHz を超える場合は、フルウェーブ EM シミュレーション (HFSS、CST) を使用すると正確な S パラメータが得られます。3 GHz 以上では、フォーミュラの精度に関係なく、スタブの共振効果が支配的になります。

PCB Design

デカップリング・コンデンサの選択:SRF、ESL、数学

デカップリングコンデンサの値の選択方法：自己共振周波数（SRF）によって有効なバイパス範囲が設定されます。100nFは約5MHzで動作し、10nFは約50MHzで動作し、1nFは約500MHzで動作します。ESR と ESL について説明しました。

PCB Design

FDTD シミュレーション:10 Gbps 信号がスタブ経由で嫌われる理由

FR-4のスルービア遷移のFDTDシミュレーションを実行するためのステップバイステップガイド。シミュレーションの設定方法、S11/S21の結果の解釈方法について説明します。

Signal Integrity

PDN インピーダンス:遺伝的アルゴリズムによる共鳴の抑え

1.0V/30AのFPGAパワーレールには、100kHzから1GHzまでのフラットインピーダンスが必要です。電源プレーンとグランド・プレーン間の空洞共振によってインピーダンス・スパイクが発生し、それによってインピーダンス・スパイクが発生します。

Shop Components

As an Amazon Associate we earn from qualifying purchases.

PCB Manufacturing (JLCPCB)

Affordable PCB fabrication with controlled impedance options

JLCPCB →

FR4 Copper Clad Laminate

FR4 laminate sheets for custom PCB prototyping

Amazon →

Thermal Paste

Thermal interface material for component heat management