平面スパイラルインダクタ:Qが必要になるまで安価
銅のスパイラルは追加するのに費用がかからず、数百のナノヘンリーが得られます。問題は、自己共振と直列抵抗です。そして、ほとんどの計算機で引用される Q の数字は、SRF をはるかに下回る場合にしか意味がありません。
無料で入手できるもの
プラナースパイラルとは、とにかくお金を払っていた銅です。部品番号、配置、ハンダジョイント、サプライヤーからのトレランススタックはありません。RFIDアンテナ、ワイヤレス・パワー・コイル、VCOタンク、バイアス・ティー・チョークについては、これが正解であることが多いです。
5 回転する正方形のスパイラルで、外径が 10 mm、内側が 4 mm、トレースが 0.2 mm の間隔で 0.3 mm の場合、モハンの式では約 234 nH、ウィーラーの式では約 236 nH が得られます。2 つの独立した近似が 1% 以内で一致するということは、形状が両方を当てはめた範囲内にあることを示す良い兆候です。
このスパイラルには、1オンスの銅に110 mmのトレースと約0.18 Ω のDC抵抗があります。
電流シートモデル
Mohan の表現は、最新のツールで使われている表現です。これは、正方形、六角形、八角形、円などの形状ごとに係数を当てはめた現在のシート近似です。
2つの幾何学的量がそれを駆動します。平均直径 がスケールを設定します。フィルレシオ ρ = (d_out − d_in)/(d_out + d_in) は、円盤のどの程度が実際には空っぽの真ん中ではなくらせん状になっているかを表しています。上の例では、 d_avg = 7 mm と ρ = 0.43です。
フィルレシオは興味深いパラメータです。小さな穴できつく巻かれたスパイラルは充填率が高く、その領域に詰め込まれるターンの数は多くなりますが、最も内側のターンは最大抵抗に寄与する一方で磁束をほとんど含みません。内径が大きい中空のスパイラルは充填率が低く、旋回するたびに有益な効果が得られます。
これが、同じインダクタンスに対して中空スパイラルの方がQ値が高くなる理由であり、全領域を銅で埋めるという素朴な本能が間違っている理由です。
インダクタンスは二乗回転数に比例します
インダクタンスはターン数の二乗で表されます。巻数を2倍にするとインダクタンスは4倍になりますが、配線長も約2倍になるため、抵抗は2倍になります。
Qは ωL/R, なので、紙の上では巻数が多いほどQが上がりますが、実際にはそうではありません。クローズドフォームの式では捉えられない理由が2つあります。
- 巻線間容量は巻数と隣接関係とともに増加し、自己共振周波数が下がります。
- 高周波数で電流が集中すると、各ターンの内側の端に電流が押し出されるため、実効抵抗はDCの数値が示すよりも速く上昇します。
どちらの効果も、インダクタンスの公式が求める形状を正確に損ないます。
自己共振が本当の限界です
どのスパイラルでも、隣接するターンの間と、その下にある任意のプレーンに静電容量が分散されています。その静電容量はインダクタンスと共振し、その周波数を超えると構造はインダクタではなくコンデンサになります。
この例のスパイラルは 68 MHz 付近で自己共振します。それは難しい天井です。10MHzでは快適に、30MHzでは注意して使用することができます。100 MHz ではまったくインダクタにはなりません。
これは、インダクタンスの前、Qよりずっと前に最初に確認すべき数値です。SRFより高い周波数で計算されたQの数値は、物理学の裏にはない算術です。 ωL/R は周波数が上がるにつれて大きな数値を生成し続けますが、想定されるリアクタンスは誘導性ではなくなります。Q の推定値はどれも SRF よりもかなり低い値でのみ有効であると考え、SRF 自体は SRF の下のグラウンド・プレーンがさらに低くなるという推定値として扱ってください。
実際に Q を殺すものは何か
すぐ下にグランドプレーンがある キャパシタンスを上げてSRFを下げ、実際の電力を消費する渦電流にも対応しています。もしスパイラルが必要なら、その下にあるプレーンは使わず、配線ギャップによるEMCの影響を受け入れてください。 表皮効果 100 MHz では、銅の表皮の深さは約 6.5 µm です。35 µm の厚さのトレースは、断面の約 3 分の 1 を使用しています。DC 抵抗値は、周波数の平方根に比例して大きくなるため楽観的です。 基板損失 FR-4の散逸係数は約0.02です。高Qタンクの場合、数百MHzを超えると損失が支配的になり、銅の幾何学的構造があってもそれを修正することはできません。ここで、積層板の選択がインピーダンス制御に関するものではなくなります。いつ使うべきか
最適な適合性: RFIDおよびNFCコイル、ワイヤレス電源、SRF以下のバイアスチョーク、20~40のQが許容されるVCOタンク、およびディスクリートインダクタの高さが問題になる場所ならどこでも。 適合不良: スイッチングコンバータ出力インダクタ — 電流とインダクタンスはどちらもスパイラルがもたらす値を桁違いに超えています。FR-4では100MHzを超える高Qフィルタが使われています。スパイラルインダクタンスはエッチングの精度に依存し、銅の厚さの許容誤差は通常±10%なので、厳しいインダクタンス許容誤差が必要なものなら何でも。 常に: コミットする前にシミュレーションまたは測定を行ってください。クローズド・フォーム・モデルは、インダクタンスに関しては数パーセント、QとSRFでははるかに粗くなります。というのも、これらは公式が何も知らない環境に依存するからです。 平面スパイラルインダクタ計算ツールは、モハンとウィーラーを並べて表示し、さらに正方形、六角形、八角形、および円形の形状のフィル比、トレース長、DC抵抗、およびSRF推定値を報告します。よくある質問
関連記事
Designing PCB Spiral Inductors: When & How
Design planar spiral inductors for RF and analog circuits. Learn Mohan vs Wheeler models, SRF limits, Q factor, and common PCB layout mistakes.
2026年9月24日
PCB DesignEdge-Coupled Differential Pairs: Spacing Matters
Master edge-coupled embedded microstrip. Calculate differential impedance, propagation delay, and effective dielectric constant for PCB differential pairs.
2026年9月22日
PCB DesignDual Stripline Impedance: Two Signal Layers
Calculate impedance for dual stripline PCBs with two signal layers between ground planes. Includes coupling effects, propagation delay, and design examples.
2026年9月21日