0.35 か 0.5 か?2 つの定数、2 つの異なる質問
立ち上がり時間-帯域幅の法則の 0.35 はファッジファクターではありません。正確には ln (9) /2π です。0.5 ニーという周波数を使うと、まったく別の疑問に答えることができます。それらをミックスすると、アンプのスペックが高すぎたり、チャンネルがアンダーモデルになったりします。
混乱
2人のエンジニアに立ち上がり時間を帯域幅に変換するように依頼すると、2つの答えが得られます。0.35を立ち上がり時間で割ったもの、または0.5を立ち上がり時間で割ったものです。両者の差は 40% 以上あり、どちらも正しく、答えも異なります。
間違ったものを使用すると不要なアンプが購入されるか、スペクトルの途中で静かに有効でなくなる相互接続モデルが残るため、率直に説明する価値があります。
0.35は正確で、経験則ではありません
これは人々を驚かせます。0.35は経験値ではなく、測定値から四捨五入されたわけでもありません。単極ステップ応答からは外れています。
一次システムはで10%、$ t = -\tau\ln(0.1)$で90%に達します。減算:
そして、同じ単極の 3 dB 帯域幅はです。乗算:
つまり、0.35は2桁のです。単極という仮定を考えると、近似値は何もありません。
答えは:このエッジを再現するにはどの程度のアナログ帯域幅が必要か? それがアンプ、レシーバーのフロントエンド、オシロスコープです。
0.5は設計上の制約があります
ジョンソンとグラハムの膝の周波数は、まったく別の答えを出します。
膝の上では、デジタルエッジはほとんどエネルギーを運んでいないため、そこでのチャネルの挙動は問題になりません。これは意図的に保守的であり、ビアモデル、コネクタのSパラメータファイル、トレース損失推定値をどの程度信頼できるかという、相互接続モデルの有効性をどの程度維持する必要があるかを決定する際に必要な数値です。
つまり、チャネルは膝まで設計し、電子回路は3 dBの数字になるように設計します。さまざまなジョブ、さまざまな定数。
20 ~ 80% のトラップ
データシートには立ち上がり時間が 10 ~ 90% または 20 ~ 80% と記載されていますが、この 2 つに互換性はありません。単極の場合:
20 ~ 80% の数値を 10 ~ 90% の式に入力すると、立ち上がり時間を 37% 過小予測し、同じ係数で帯域幅を過大予測することになります。これは小さなエラーではなく、まったく問題ありません。
最近の SerDes と DDR のデータシートでは、測定値の信頼性が低下する波形の端のノイズが回避されるため、20 ~ 80% の使用率が高まっています。旧式のロジック・ファミリーでは、通常10~ 90% を想定しています。どれを読んでいるか確認してください データシートに書かれていない場合は、FAEにメールで問い合わせる価値があります。
1.585に関する注意点が1つあります。これは単極値であり、循環の最大の要因です。ガウシアンエッジでは約 1.52、線形ランプは 1.33 になります。したがって、実際のドライバーの場合、1.585 は立ち上がり時間を少し上回っているため、膝が過小評価されます。マージンが狭い場合は、より短い推定値で設計してください。
EMC 障害の原因となるミス
これは、実際にボードスピンのコストがかかるものです。
立ち上がり時間は、時計ではなく、ドライバーから算出されます。最新の CMOS 出力段を搭載した 25 MHz 発振器のエッジは 500 ps です。つまり、1 GHz という計算になります。
1 ギガヘルツ。25 MHz のクロックで。
そのため、基本周波数が 25 MHz で設計が遅く感じられる場合でも、インターコネクトは 1 GHz まで動作する必要があります。つまり、インピーダンスが制御され、連続した基準面が電気的に長い場合は終端されます。これは、クロック、エッジが速い、チャネルがファンダメンタルだけをモデル化している、という最もよくある誤判断ですが、EMCのラボでは驚きでした。
排出量はエッジレートに従います。常に。
業界で最も安価な解決策
信号を速くする必要がないなら、速度を落としてください。ドライバには直列抵抗、または部品にスルーレート制限出力がある場合はそれを使用します。エッジを500psから2nsに減速させると、1GHzから250MHzに膝が下がり、エミッション、クロストーク、終端の要件など、ダウンストリームのすべてが簡単になります。
これには抵抗が 1 本必要です。リセット、LED、設定ストラップなど、速度があっても何も得にならない場所なら何でも実行してください。
ここにいる間に測定してみよう
人を惹きつける実践的なポイントがいくつかあります。
立ち上がり時間を四乗法に加算します。 スコープには独自の立ち上がり時間があり、測定対象は次のとおりです。立ち上がり時間が 500 ps のスコープで 500 ps のエッジを測定すると、707 ps — 41% の高さが読み取れます。信号の 3 dB 帯域幅の 3 倍以上の機器を選択し、その寄与度が約 5% 未満になるようにします。
標準ではなく、高速コーナーに合わせて設計してください。 データシートに記載されている標準的な立ち上がり時間は標準です。ファスト・コーナー・シリコンの負荷が軽い場合、その速度は2~3倍速くなることがあり、コーナーがエミッションを決定します。ドライバーが生成できる最速のエッジを想定してください。 立ち上がり時間から帯域幅への計算ツール は、両方の定数を並べて計算し、20 ~ 80% の変換を処理して、クロックの高調波が膝より下にどれだけ入るかを示します。関連記事
Broadside-Coupled Pairs: Half the Width, One Big Risk
Stacking a differential pair on adjacent layers halves the routing width, which is why flex circuits use it everywhere. The impedance maths is clean. The failure mode is layer-to-layer registration.
2026年8月16日
Signal IntegrityWhen a Trace Becomes a Transmission Line
Every trace is a transmission line at some frequency. The critical length threshold tells you whether your particular trace at your particular edge rate needs controlled impedance or not. The answer depends on two numbers and a judgment call.
2026年8月16日
Signal IntegrityPDN Impedance: Taming Resonances With Genetic Algorithm
A 1.0 V / 30 A FPGA power rail needs flat impedance from 100 kHz to 1 GHz. Cavity resonances between the power and ground planes create impedance spikes that.
2026年3月4日