디커플링 커패시터 피킹: SRF, ESL 및 수학

디커플링이 “100nF를 부딪히는 것”만큼 간단하지 않은 이유

모든 엔지니어는 경험상 모든 IC 전원 핀 옆에 100nF 커패시터를 꽂고 하루 만에 끝낸다는 말을 들어본 적이 있을 것입니다.그리고 솔직히?많은 회로에서 잘 작동합니다.그렇지 않을 때까지요.

FPGA가 500MHz에서 20A의 과도 전류를 끌어오기 시작하거나 800MHz에서 공급 노이즈를 계속 가리키는 ADC의 스퓨리어스 톤을 쫓는 순간, 외로운 100nF 상한선이 갑자기 꽤 부적절해 보입니다.왜 이런 일이 발생하는지 이해한다는 것은 대부분의 데이터시트에서 47페이지 뒤에 묻혀 있는 작은 글씨로 한 번 언급하는 세 가지 기생 파라미터, 즉 ESR, ESL 및 이들이 만들어내는 자체 공진 주파수에 익숙해지는 것을 의미합니다.

대부분의 엔지니어는 여기서 계산을 건너뛰고 나중에 새벽 2시에 보드를 디버깅할 때 후회합니다.

커패시터의 실제 모델

물리적 커패시터의 특징은 다음과 같습니다. 순수 커패시턴스가 아닙니다.한 번도 가본 적이 없어요.작은 세라믹 직사각형을 납땜할 때 실제로 얻을 수 있는 것은 직렬 RLC 회로입니다.임피던스는 다음과 같습니다.

여기서$C$은 공칭 커패시턴스 (라벨에 표시된 숫자),$L$은 등가 직렬 인덕턴스 또는 ESL,$R$은 등가 직렬 저항인 ESR입니다.저주파에서는 용량성 리액턴스$X_C = 1/(2\pi f C)$이 우세하며 모든 것이 교과서에서 예상한 대로 동작합니다.하지만 주파수를 높이면 유도 리액턴스$X_L = 2\pi f L$이 자리를 잡기 시작합니다.

이 전환의 중간에 흥미로운 일이 일어납니다. 바로 용량성 리액턴스와 유도성 리액턴스가 서로를 완벽하게 상쇄한다는 것입니다.이제 남은 것은 커패시터가 회로에 제공하는 가장 낮은 임피던스인 ESR뿐입니다.이 크로스오버 포인트를 자기 공진 주파수 또는 SRF라고 합니다.

SRF 아래에서는 부품이 커패시터처럼 작동합니다.그 위에?인덕터예요.이것이 디커플링 설계에서 가장 중요한 단일 개념이며, 커패시터가 모든 주파수에서 작동할 것이라고 기대할 수 없는 이유이기도 합니다.커패시터는 SRF를 중심으로 하는 대역에서만 효과적으로 디커플링됩니다.그 대역 밖에서는 물리학과 싸우고 있는 셈이죠.

주요 파라미터 및 PDN에 미치는 영향

배전 네트워크 (PDN) 에는 유지해야 하는 목표 임피던스가 있습니다.이는 일반적으로 허용된 공급 리플과 최악의 경우 과도 전류에서 파생될 수 있습니다.

5A 과도 전류를 끌어올 수 있는 FPGA에 전원을 공급하는 1.0V 레일을 사용하고 있는데 3% 의 리플을 책정했다고 가정해 보겠습니다.목표 임피던스는$Z_{\text{target}} = 1.0 \times 0.03 / 5 = 6\,\text{m}\Omega$이내로 작동합니다.6밀리옴입니다.이는 매우 낮은 수치이며 IC가 전류를 공급하는 전체 대역폭에서 이를 유지해야 합니다.행운을 빕니다.

ESR과 ESL은 이제 더 이상 추상적인 데이터시트 매개변수로 그치지 않고 크게 중요해지기 시작합니다.

• ESR은 임피던스 플로어를 공진으로 설정합니다.일반적인 100nF 0402 MLCC를 예로 들어 보겠습니다. ESR은 10~50mΩ 사이일 수 있습니다.목표 임피던스가 6mΩ인 경우 단일 캡으로는 물리적으로 해당 사양을 충족할 수 없습니다.물리 법칙으로는 이를 허용하지 않습니다.

• ESL은 임피던스가 SRF 위로 올라가는 속도를 결정합니다.0402 패키지는 일반적으로 약 0.5nH의 ESL을 전달합니다.0201로 내려가면 0.3nH를 받을 수 있습니다.ESL이 낮을수록 유효 바이패스 범위의 주파수가 높아지는데, 이는 고속 디지털 로직을 다룰 때 정확히 원하는 것입니다.

기생 인덕턴스는 학문적인 문제일 뿐만 아니라 고주파에서 디커플링이 작동을 멈추는 이유이기도 합니다.

실제 사례: 1.0V FPGA 레일 우회

실제 설계 시나리오를 살펴보겠습니다.$Z_{\text{PDN}} < 6\,\text{m}\Omega$를 최대 500MHz까지 유지해야 합니다.이는 최신 FPGA 설계에서 볼 수 있는 실제 요구 사항입니다.

1단계: 커패시터 선택 100nF 0402 X7R MLCC부터 시작하겠습니다.데이터시트에서 ESR = 20mΩ, ESL = 0.5nH를 확인할 수 있습니다.이 패키지 크기의 아주 일반적인 값입니다. 2단계: SRF를 계산하십시오. 다음 공식에 숫자를 대입하십시오.연산을 해보면$f_{\text{SRF}} \approx 22.5\,\text{MHz}$결과를 얻을 수 있습니다.이 주파수에서 임피던스는 ESR인 20mΩ과 같습니다.사실 나쁘지 않습니다. 목표치의 3배 정도에 불과합니다.하지만 22.5MHz에서는 작동하지 않습니다. 3단계: 500MHz에서 임피던스를 확인하십시오. 이것은 SRF보다 훨씬 높으므로 임피던스는 거의 전적으로 ESL에 의해 결정됩니다.이는 1.57옴입니다.우리의 목표는 6밀리옴이었죠.260배나 떨어졌어요.500MHz에서 이 100nF 커패시터는 기본적으로 회로에 보이지 않습니다.없는 게 나을 수도 있습니다.

4단계: 더 높은 주파수 캡을 추가하십시오. SRF가 더 높은 것이 필요합니다.ESR이 50mΩ, ESL이 0.3nH인 1nF 0201 캡을 사용해 보겠습니다.훨씬 나아졌어요. 이제 주파수 범위가 딱 맞아요.500MHz에서 임피던스는 대략$2\pi \times 500 \times 10^6 \times 0.3 \times 10^{-9} \approx 0.94\,\Omega$정도입니다.단일 캡으로는 여전히 너무 높지만 현실에 가까워지고 있습니다. 5단계: 병렬 커패시터 사용 좋은 소식은 다음과 같습니다.$N$동일한 커패시터를 병렬로 배치하면 임피던스가$N$으로 나뉩니다.100nF 상한선 ($Z = 20\,\text{m}\Omega$) 의 SRF에서 6mΩ 목표를 달성하려면 다음이 필요합니다.100nF 캡 4개를 병렬로 연결하면 22.5MHz에서 목표 임피던스에 도달할 수 있습니다.하지만 500MHz 범위의 경우 각각 다른 주파수 대역을 대상으로 하는 1nF 캡 (또는 더 작은 값) 으로 구성된 완전히 분리된 뱅크가 필요합니다.이것이 바로 실제 PDN 설계에서 다중 커패시터 값을 사용하는 이유입니다.각 값은 서로 다른 주파수 10년을 포함합니다.단순히 임의의 상한선을 줄이는 것이 아니라 분산 필터 네트워크를 구축하는 것입니다.

유효 바이패스 범위

여기에는 유효 바이패스 범위라는 유용한 개념이 있습니다. 유효 바이패스 범위는 커패시터가 실제로 임피던스를 목표 이하로 유지하는 데 걸리는 주파수 범위입니다.유도 리액턴스가 목표 임피던스와 같은 위치를 찾아 상한을 추정할 수 있습니다.

0.5nH ESL과 20mΩ 타겟 (싱글 캡) 을 갖춘 100nF 캡의 경우:$f_{\text{upper}} = 0.02 / (2\pi \times 5 \times 10^{-10}) \approx 6.4\,\text{MHz}$.이 주파수가 SRF 이상에서는 캡이 저절로 쓸모가 없어지는 주파수입니다.SRF 아래에는 용량성 리액턴스가 너무 높아지는 대칭적인 하한이 있습니다.계산기가 두 한계를 모두 자동으로 처리하므로 매번 이 문제를 해결하지 않아도 됩니다.

실질적인 교훈은 무엇일까요?각 커패시터는 실제로 제 역할을 하는 제한된 대역폭을 가지고 있습니다.이 창 밖에는 다른 커패시터가 필요합니다.

일반적인 함정

조심하지 않으면 몇 가지 문제가 생길 수 있습니다.

PCB 비아 및 트레이스의 ESL은 무시합니다. 데이터시트에 있는 0.5nH ESL 수치는?이는 패키지 자체일 뿐입니다.내부 전원 플레인으로 라우팅하기 위해 비아를 추가하는 순간 0.5~1.0nH의 인덕턴스가 추가되는 것입니다.때로는 더 많을 때도 있습니다.실제 SRF가 크게 줄었습니다.해결책은 가능하면 디커플링 캡을 IC와 동일한 레이어에 두거나 매우 짧고 넓은 연결을 사용하여 비아 인덕턴스를 최소화하는 것입니다. 병렬 캡 간의 반공진. 값이 다른 두 개의 캡을 병렬로 배치하면 각 SRF 간에 높은 임피던스 피크가 생성될 수 있습니다.임피던스는 단순히 추가만 좋은 것이 아니라 상호 작용합니다.결국 공진 스파이크가 발생할 수 있는데, 이는 해당 주파수 대역에서 상한선이 전혀 없는 것보다 더 나쁩니다.시뮬레이션이나 매우 신중한 값 간격이 필수적입니다.이것은 서류상으로는 괜찮아 보이다가 테스트 중에 하루를 망치는 것들 중 하나입니다. 세라믹 캡이 정격 가치를 유지한다고 가정하면서 재밌는 놀라움을 하나 알려드릴게요. 100nF X7R 캡이 0402 패키지에 들어 있다는 것은요?1.0V DC 바이어스 미만에서는 실제로 60~70nF의 커패시턴스를 제공할 수 있습니다.때로는 더 심하기도 합니다.세라믹 캡의 강유전체 재료는 DC 바이어스 하에서 커패시턴스를 잃고, 작은 패키지는 큰 패키지보다 커패시턴스를 더 많이 잃습니다.항상 제조업체의 DC 바이어스 곡선을 확인하십시오.SRF 계산은 실제 커패시턴스 값의 양만큼만 가능합니다.

사용해 보세요

커패시터 값, ESR, ESL 및 목표 임피던스를 계산기에 연결하면 SRF, 관심 주파수에서의 임피던스, 유효 바이패스 범위 및 실제로 병렬로 필요한 캡 수를 즉시 확인할 수 있습니다.디커플링 커패시터 선택 계산기 를 열고 다음 PDN 설계에서 추측에 의존하지 마세요.보드 스핀이 끝나기 전 자정에 이 모든 계산을 손으로 하는 것보다 낫습니다.