FDTD 시뮬레이션: 10Gbps 신호가 스텁을 통해 싫어하는 이유

비아는 단순한 구멍이 아닙니다

100MHz에서 1.5mm FR-4 보드의 0.3mm 드릴 비아는 전기적 관점에서 볼 때 기본적으로 보이지 않습니다.저항은 1ohm의 일부이고 인덕턴스는 0.5nH 정도일 수도 있습니다.이 수치를 SPICE 모델에 연결하고 하루를 시작하세요.하지만 12레이어 백플레인의 동일한 비아를 통해 10Gbps SerDes 레인을 실행해 보세요. 갑자기 모든 것이 바뀝니다.비아 배럴의 사용하지 않는 하부 부분, 즉 스텁이라고 부르는 부분이 단락된 송전선로 스텁처럼 작동하기 시작합니다.1/4파 공진에 도달하면 신호 대역의 한 가운데에 도달할 수 있는 깊은 노치를 얻을 수 있습니다.별로예요.

바로 이 부분에서 FDTD (유한 차분 시간 영역) 시뮬레이션이 매우 유용해집니다.단순한 일괄 요소 모델과 달리 FDTD는 실제로 3D 그리드에서 Maxwell의 방정식을 풀기 때문에 비아 전환의 전체 전자기 거동을 캡처합니다.이는 패드에서의 임피던스 불연속성, 배럴 인덕턴스, 스터브 공진, 안티패드의 용량 부하 등을 모두 의미합니다.FDTD S-파라미터 시뮬레이터 도구를 사용하면 중고차보다 비싼 3D EM 솔버 정식 라이선스 없이도 브라우저에서 이러한 종류의 분석을 몇 초 만에 실행할 수 있습니다.

시뮬레이션 설정

10Gbps 신호를 전달하는 표준 1.5mm FR-4 PCB에서 투과 비아를 모델링하기 위한 정확한 파라미터를 살펴보겠습니다.실제로 사용할 수 있는 실제 수치는 다음과 같습니다.

이러한 특정 값이 중요한 이유에 대한 몇 가지 참고 사항3.0mm 트레이스 폭은 1.5mm FR-4에서 50Ω (1oz 구리 포함) 을 제공합니다. 모든 마이크로스트립 임피던스 계산기로 이를 확인할 수 있습니다.5:1 (깊이 1.5mm, 드릴 0.3mm) 의 비아 종횡비는 꽤 적당합니다.대부분의 PCB 제조업체는 표준 드릴 비트를 사용하여 8:1 을 사용하는 데 익숙하며 실제로 필요한 경우 레이저 어시스트 기능을 사용하여 12:1 까지 밀어붙일 수 있습니다.

4GHz 스팬에서 2.4GHz의 중심 주파수는 DC에서 4.4GHz까지 커버합니다. 이는 10Gbps NRZ 신호 (5GHz) 의 나이퀴스트 주파수와 첫 번째 스터브 공진을 모두 캡처하기 때문에 중요합니다.이 특정 지오메트리의 경우 공진은 약 3.8GHz에 달합니다.너비를 충분히 넓히지 않으면 문제를 완전히 놓치게 됩니다. 그래서 프로덕션 환경에서는 신호 무결성 문제가 발생합니다.

FDTD 엔진이 실제로 하는 일

실행을 클릭하면 시뮬레이터가 비아 지오메트리를 Yee 그리드로 분리합니다.이것은 전기장 구성요소와 자기장 구성요소가 공간과 시간 모두에서 반 셀만큼 상쇄되는 지그재그형 3D 메시입니다.이는 시뮬레이션을 안정적이고 정확하게 유지하는 우아한 수치 기법입니다.

엔진은 포트 1 (마이크로스트립 피드 끝) 에 가우스 펄스를 주입한 다음 모든 것이 0에 가까워질 때까지 포트 1 (반사 에너지) 과 포트 2 (전송 에너지) 에서 시간 영역 필드를 기록합니다.신경 쓰이는 S-파라미터는 푸리에 변환을 가져와 그 비율을 계산할 때 얻을 수 있습니다.

일반 메시 밀도는 중심 주파수에서 파장당 약 10개의 셀을 사용합니다.이는 1차 평가에 적합하며 실행 속도도 매우 빠릅니다.미세 메쉬는 셀 수를 8배 증가시키고 이에 비례하여 해석하는 데 더 오래 걸리지만 비아 배럴 직경이 메시 셀 크기의 3배 미만일 때 필요합니다.그렇지 않으면 기본적으로 복셀 수가 너무 적은 실린더를 모델링하려는 것이므로 결과가 개략적으로 나타납니다.

S11 및 S21 결과 해석

1.5mm FR-4에서 백 드릴링을 사용하지 않는 관통 비아의 경우 출력 플롯에서 일반적으로 볼 수 있는 내용은 다음과 같습니다.

S21 (삽입 손실) : DC에서 최대 약 2GHz까지 0dB에 가깝고 매우 평평합니다. 그러면 점진적인 롤오프가 나타납니다.실제 문제는 약 3.8GHz에서 -15~-20dB 사이로 떨어지는 급격한 노치 현상으로 나타납니다.스텁 공명이 당신을 향해 울려 퍼지는 소리입니다. S11 (반사 손실) : 저주파에서 -20dB 이하에서 시작하는데, 이는 좋은 편입니다.하지만 임피던스 불일치로 인해 에너지가 반사되기 때문에 스터브 공진 주파수 근처에서는 -10~-15dB까지 상승합니다.흥미롭게도 비아 임피던스가 우연히 다시 일치하기 때문에 주파수가 높을수록 다시 개선되는 경우가 많지만, 그때쯤이면 신호가 이미 노치에 의해 파괴되었습니다.

스터브 공진 주파수는 이 시뮬레이션에서 추출해야 하는 임계값입니다.신호가 최상위 레이어로 들어와 레이어 3에서 나가는 스루비아 (예: 10레이어 보드) 의 경우 스터브는 배럴의 사용되지 않은 부분인 레이어 3 아래에 있습니다.공진 주파수는 다음과 같은 관계를 따릅니다.

여기서$v_p = c / \sqrt{\varepsilon_r}$은 유전체의 전파 속도이고$L_{stub}$은 물리적 스터브 길이입니다.πr = 4.4인 FR-4의 경우$v_p = 3 \times 10^8 / \sqrt{4.4} \approx 1.43 \times 10^8$m/s가 됩니다.

몇 가지 실제 예제를 살펴보겠습니다.1.0mm 스터브는 35.7GHz에서 공진하므로 10Gbps 신호에는 전혀 해가 없습니다.1.5mm 스텁 (신호는 레이어 1에서 빠져나가고 백드릴은 처리되지 않음) 은 23.8GHz에서 공진합니다.기술적으로는 여전히 5GHz 나이퀴스트 주파수보다 높지만 4.7배에 불과합니다.이제 거의 근접해버린 셈이죠.10GHz 범위로 시뮬레이션을 실행하면 8GHz부터 노치가 시작되는 것을 볼 수 있습니다.대부분의 엔지니어는 이 검증 단계를 건너뛰고 나중에 디버깅할 때 왜 아이 다이어그램이 형편없게 보이는지 후회합니다.

비아 드릴 직경의 효과

다음은 유용한 실험입니다. 비아 직경 매개변수를 0.3mm에서 0.5mm로 변경하고 시뮬레이션을 다시 실행해 보세요.다음과 같은 몇 가지 상황이 벌어지는 것을 관찰해야 합니다.

• 스텁 공진 주파수가 약간 낮아집니다.배럴이 클수록 커패시턴스가 커지므로 공진 주파수가 낮아집니다.
• 저주파에서의 S21 삽입 손실은 트레이스를 로드하는 패드 커패시턴스 증가로 인해 조금 더 심해집니다.
• DC에서 1GHz까지의 S11은 안티패드 커패시턴스가 클수록 트레이스와의 임피던스 불일치가 커지므로 2~4dB 성능이 저하됩니다.

이를 통해 SI의 중요한 원칙이 확인되었습니다. 바로 고속 신호의 경우 비아 드릴 직경을 최소화하는 것입니다.제조 시 종횡비 목표를 달성하는 것뿐만 아니라 로컬 임피던스를 낮추는 비아 커패시턴스를 줄이는 것이 관건입니다.1.5mm FR-4를 사용하는 0.3mm 드릴의 경우 비아 임피던스는 대략 35—40Ω 정도입니다.이는 이미 50Ω 시스템 임피던스보다 10—15Ω 낮기 때문에 모든 비아 트랜지션에서 불연속성이 발생합니다.일부 설계에서는 안티패드 직경을 줄여 커패시턴스를 줄임으로써 이를 보완하려고 하지만 팹 하우스의 클리어런스 규칙을 위반하지 않도록 주의해야 합니다.

백드릴링을 해야 하는 경우

백 드릴링은 도금 후 보드 반대쪽에서 카운터 보링하여 스터브를 제거합니다.남은 스텁은 보통 0.1—0.2mm의 드릴 투 레이어 클리어런스와 같은 짧은 스텁만 남게 됩니다.이로 인해 추가 비용이 발생합니다. 팹 하우스와 패널 크기에 따라 패널당$150 and $300 사이가 소요될 것으로 예상되지만 그 개선은 극적입니다.신호 대역에서 노치는 말 그대로 완전히 사라집니다.

경험에 의하면 간단합니다. Via Stub Resonance 계산기의 스텁 공진이 신호 나이퀴스트 주파수의 2배 이내라면 백드릴을 해야 합니다.5GHz 나이퀴스트 주파수의 10Gbps NRZ의 경우 10GHz 미만으로 공진하는 스터브를 백드릴링해야 합니다.25Gbps PAM4의 경우 이 임계값은 25GHz로 올라갑니다. 즉, 백플레인 설계에서는 백 드릴링이 거의 필수로 자리 잡았습니다.우회할 방법이 없습니다.

백 드릴링을 건너뛰어 패널당 몇 백 달러를 절약하려고 시도했지만 테스트 결과 신호 무결성이 완전히 저하된 것을 발견한 설계를 많이 보았습니다.그런 다음 풀 보드 리스핀을 고려하고 있는데, 처음에 백 드릴링을 제대로 하는 것보다 비용이 훨씬 더 많이 듭니다.

결과를 어떻게 처리해야 할까요?

시뮬레이션을 통해 스터브 공진 문제가 있는 것으로 확인되면 (솔직히 말해서 두꺼운 백플레인을 통해 수 기가비트 신호를 실행하는 경우 문제가 발생할 수 있습니다. 비용 증가 순으로 선택할 수 있는 옵션은 다음과 같습니다.

1.더 얕은 계층 전환으로 다시 라우팅하십시오. 신호가 계층 6이 아닌 계층 2에서 나올 수 있으면 스터브가 훨씬 짧아지고 공진 주파수가 올라갑니다.레이아웃 초기에 포착하면 무료이지만, 디자인에 깊이 빠져들면 상당한 라우팅을 거쳐야 할 수도 있습니다.

2.드릴 직경을 줄이십시오. 비아가 작을수록 커패시턴스가 낮아지고 공진 주파수가 약간 높아집니다.개선은 미미하지만 때로는 신호 대역 바로 바깥으로 노치를 옮기는 것만으로도 충분합니다.신뢰할 수 있는 최소 드릴 크기에 대해서는 팹 하우스에 문의하십시오. 너무 작게 밀면 제조 수율 위험이 커집니다.

3.백 드릴이 있는 비아-인-패드를 추가하세요. 이렇게 하면 최상의 SI 결과를 얻을 수 있지만 비용이 가장 많이 듭니다.비아-인-패드는 전원 부품의 열 성능에도 도움이 되기 때문에 때로는 여러 측면에서 이를 정당화할 수 있습니다.

4.블라인드 또는 매립형 비아를 사용하십시오. 이렇게 하면 필요한 만큼만 구멍을 뚫어 스터브를 완전히 제거할 수 있습니다.신호 무결성은 우수하지만 제작 복잡성이 크게 증가합니다.보드는 훨씬 더 비싸고 리드 타임이 더 길어질 수 있습니다.

설계를 팹으로 보내기 전에 각 단계에서 FDTD 시뮬레이션을 실행하여 공진이 실제로 대역 밖으로 이동했는지 확인하십시오.이제 한 시간 동안 시뮬레이션하는 것이 보드 500개를 만든 후 문제를 발견하는 것보다 훨씬 저렴합니다.이건 저를 믿으세요.

FDTD S-파라미터 시뮬레이터 를 사용하여 브라우저에서 직접 비아 지오메트리를 모델링하고 스텁 공진이 정확히 어디에 위치하는지 확인할 수 있습니다.