PCB 크로스토크: 고속 설계에서의 신호 무결성
전자 엔지니어를 위한 종합 가이드 및 대화형 계산기를 사용하여 PCB 누화를 계산하고 완화하는 방법을 알아보십시오.
PCB 크로스토크에 대한 이해: 단순한 노이즈 그 이상
크로스토크는 단순한 학문적 문제가 아닙니다.정교하게 설계된 회로를 잡음으로 만들 수 있는 진정한 신호 무결성 킬러입니다.대부분의 엔지니어는 특히 고속 디지털 및 RF 설계에서 그 영향을 과소평가합니다.
크로스토크는 믹싱 보드의 인접 트랙 사이에서 발생하는 오디오 블리딩과 같다고 생각하시면 됩니다.PCB에서는 전자기 에너지가 트레이스 사이로 누출되어 원치 않는 신호 간섭이 발생할 수 있습니다.트레이스가 가까울수록 더 나빠집니다.
크로스토크 이면의 물리학
크로스토크는 기본적으로 용량성 커플링과 유도성 커플링이라는 두 가지 주요 메커니즘을 통해 발생합니다.용량성 결합은 전기장 상호작용을 통해 발생하는 반면, 유도성 결합은 자기장 간섭을 통해 발생합니다.
커플링 계수는 트레이스 간에 전송되는 신호의 양을 정량화합니다.이는 몇 가지 중요한 파라미터에 따라 달라집니다.
- 트레이스 너비
- 트레이스 간격
- 유전체 높이
- 신호 주파수
- 트레이스 길이
실제 사례
구체적인 시나리오를 분석해 보겠습니다.10Gbps LVDS 신호를 사용하는 고속 디지털 보드를 설계한다고 가정해 보겠습니다.
트레이스 파라미터:
- 트레이스 폭: 0.15 밀리미터
- 트레이스 간격: 0.25 밀리미터
- 유전체 높이: 0.1 밀리미터
- 신호 주파수: 10GHz
- 병렬 트레이스 길이: 50mm
- 결합 계수: ~0.08
- NEXT (니어엔드 크로스토크): -32dB
- FEXT (파엔드 크로스토크): -45dB
- 임계 길이: 18.5 밀리미터
일반적인 크로스토크 위험
대부분의 엔지니어는 다음과 같은 실수를 합니다.
1.트레이스 간격 무시: 0.1mm의 차이만으로도 커플링이 크게 달라질 수 있습니다. 2.모든 레이어가 동일하게 동작한다고 가정 3.신호 상승 시간 및 고조파 함량은 고려하지 않음 4.디지털 트레이스와 아날로그 트레이스를 동일하게 취급
완화 전략
크로스토크를 줄일 수 있는 몇 가지 방법이 있습니다.
- 트레이스 간격 늘리기
- 신호 사이에 접지면을 사용하십시오.
- 차동 신호 구현
- 트레이스 각도 회전
- 더 넓은 PCB 레이어 사용
직접 해보기
추측하지 마세요.계산해 보세요.특정 설계 파라미터를 당사의 PCB 크로스토크 계산기 에 연결하여 레이아웃이 어떻게 작동하는지 정확히 확인해 보세요.
관련 기사
PCB Trace Width: Avoiding Thermal Disasters
Master PCB trace width design with IPC-2221 and IPC-2152 standards. Learn how to calculate trace width for safe current handling.
2026년 4월 25일
PCB DesignPCB Stack-Up & Controlled Impedance Guide
Learn how to design PCB layer stacks for controlled impedance. Covers microstrip, stripline, differential pairs, and CPWG with Hammerstad-Jensen formulas.
2026년 3월 11일
PCB DesignPDN Impedance: Cavity Resonance & Decoupling Tips
A practical walkthrough of the PDN Impedance Analyzer: modeling VRM impedance, plane-pair cavity resonances, and using the genetic algorithm to select.
2026년 3월 8일