Skip to content
RFrftools.io
PCB

PCB 트레이스 인덕턴스 계산기

Ruehli 공식을 사용하여 PCB 트레이스 기생 인덕턴스를 계산합니다.100MHz 및 1GHz에서 단위 길이당 인덕턴스와 임피던스를 구하십시오.무료로 즉시 결과를 얻을 수 있습니다.

Loading calculator...

공식

L=(mu0l/2π)×[ln(2l/(w+t))+0.5+(w+t)/(3l)]L = (mu_0l / 2π) × [ln(2l/(w+t)) + 0.5 + (w+t)/(3l)]
L— 인덕턴스 (H)
mu_0— 자유 공간의 투자율 (H/m)
l— 트레이스 길이 (m)
w— 트레이스 너비 (m)
t— 구리 두께 (m)

작동 방식

PCB 트레이스 인덕턴스 계산기는 직사각형 단면을 가진 직선 PCB 트레이스의 부분 자기 인덕턴스를 길이, 폭, 구리 두께로부터 계산합니다. 이는 전력 분배 네트워크(PDN) 설계, 디커플링 커패시터 배치, 고주파 신호 무결성에 필수적인 값입니다. 부분 인덕턴스는 전류가 흐르는 루프의 인덕턴스 가운데 트레이스 자신이 차지하는 몫입니다. 100 MHz에서는 커패시터와 IC 핀 사이에 있는 이 인덕턴스 1 nH마다 0.63 Ω의 리액턴스가 더해집니다. 이 계산기는 트레이스를 단독으로 모델링하며 접지면으로부터의 높이를 입력하는 항목이 없으므로, 마이크로스트립이든 스트립라인이든 접지면이 전혀 없는 트레이스든 같은 결과를 냅니다.

사용하는 공식은 직사각형 도체에 대한 Ruehli의 닫힌 형식 L=μ0l2π[ln⁡2lw+t+0.5+w+t3l]L = \frac{\mu_0 l}{2\pi}\left[\ln\frac{2l}{w+t} + 0.5 + \frac{w+t}{3l}\right] 입니다. 여기서 l은 트레이스 길이, w는 트레이스 폭, t는 구리 두께입니다. 길이 50 mm, 폭 0.3 mm, 구리 1 oz(35 µm)인 트레이스는 62.0 nH, 즉 1.24 nH/mm입니다. 100 MHz에서 이는 39.0 Ω의 리액턴스로, 이 트레이스의 DC 저항 82 mΩ보다 훨씬 큽니다.

크로스오버 주파수 fc=R/(2πL)f_c = R/(2\pi L) 이상에서는 인덕턴스가 트레이스 임피던스를 지배합니다. 여기서 R은 DC 저항입니다. 구리 1 oz 기준으로 위의 길이 50 mm, 폭 0.3 mm 트레이스는 약 210 kHz, 계산 예제의 길이 30 mm, 폭 2 mm 전원 트레이스는 50 kHz, 계산기 기본값인 길이 10 mm, 폭 0.2 mm 트레이스는 395 kHz입니다. 이 주파수보다 위에서는 트레이스를 넓히는 것보다 트레이스를 짧게 하거나 병렬 경로(구리 필)를 추가하는 것이 임피던스를 더 크게 낮춥니다. 폭은 로그 안에만 들어가지만, 병렬 경로는 상호 인덕턴스가 작아질 만큼 서로 떨어뜨려 놓으면 경로 수만큼 인덕턴스를 나누기 때문입니다.

루프 인덕턴스는 다른 물리량이며, 이 계산기는 이를 출력하지 않습니다. 트레이스의 전류는 바로 아래의 기준면을 통해 돌아오며, 그라운드 바운스와 방사 방출을 결정하는 것은 루프 전체의 인덕턴스입니다. 기준면이 가까울수록 귀환 전류가 트레이스의 자기장을 더 많이 상쇄합니다. 마이크로스트립의 단위 길이당 루프 인덕턴스는 L′=Z0εeff/cL' = Z_0\sqrt{\varepsilon_{eff}}/c, 즉 특성 임피던스와 단위 길이당 전파 지연의 곱이며, 두 값 모두 마이크로스트립 임피던스 계산기에서 구할 수 있습니다. 위의 폭 0.3 mm 트레이스는 접지면이 1 mm 아래에 있으면 0.62 nH/mm, 0.1 mm 아래에 있으면 0.22 nH/mm로 65% 줄어들며, 부분 인덕턴스는 1.24 nH/mm입니다. 접지면으로부터의 높이보다 폭이 훨씬 넓은 트레이스라면 계산 예제에서처럼 L′≈μ0h/wL' \approx \mu_0 h/w 로 빠르게 추정할 수 있지만, 가장자리의 프린징 자기장을 무시하므로 값이 다소 크게 나옵니다. 임피던스 제어 설계에서 신호층을 접지면에 인접하게 배치하는 이유가 바로 이것입니다.

계산 예제

문제: 1ns 동안 3A의 과도 전류가 필요한 1 GHz FPGA에 전원을 공급하는 30mm 전원 트레이스(폭 2mm, 구리 1oz)의 인덕턴스를 계산합니다.

Ruehli 공식(계산기가 사용하는 공식)에 따른 풀이:

  1. 트레이스 파라미터: l = 30mm, w = 2mm, t = 35µm(1oz)
  2. 인덕턴스: L = (μ0 × l / 2π) × [ln(2l/(w+t)) + 0.5 + (w+t)/(3l)]
  3. L = 2e-7 × 0.03 × [ln(0.06/0.002035) + 0.5 + 0.002035/0.09] = 6e-9 × [3.384 + 0.5 + 0.023] = 6e-9 × 3.907 = 23.4 nH
  4. 단위 길이당: 23.4 nH / 30mm = 0.78 nH/mm, 1 GHz에서의 리액턴스 = 2π × 1e9 × 23.4e-9 = 147Ω
  5. 전압 강하: V = L × dI/dt = 23.4e-9 × 3/1e-9 = 70V (!)

분석: 1V 전원에서 70V의 전압 강하는 불가능합니다. 이것이 로컬 디커플링이 중요한 이유입니다. Ruehli 공식은 트레이스 자체의 부분 인덕턴스를 제공합니다. 0.2mm 아래에 접지면이 있으면 루프 인덕턴스는 대략 μ0 × h/w = 0.13 nH/mm(30mm에서 3.8 nH)로 줄어들지만, 그래도 11V의 전압 강하가 생깁니다. 1ns 과도 구간 동안 10µF 커패시터가 전하를 공급하면 실제 전압 강하는 50mV 미만입니다. 디커플링 커패시터는 FPGA 전원 핀으로부터 10mm 이내에 있어야 합니다.

실용적인 팁

  • ✓모든 신호층에 인접한 접지면을 두십시오 — 루프 인덕턴스가 최소화됩니다. 폭 0.3 mm 트레이스는 접지면이 0.1 mm 아래에 있을 때 약 0.22 nH/mm, 1 mm 아래에 있을 때 0.62 nH/mm입니다(마이크로스트립 모델). 이는 루프 인덕턴스이며, 계산기가 출력하는 부분 인덕턴스는 접지면과 무관합니다.
  • ✓파워 트레이스를 따라 10mm마다 스티칭을 통해 추가 — 내부 접지면에 연결하여 유효 인덕턴스를 30~ 50% 줄이는 병렬 리턴 경로를 제공합니다.
  • ✓PDN 설계의 경우: Smith의 '고속 디지털 시스템 설계'에 따라 좁은 전력 접지 간격 (<0.1mm) 을 사용하여 대상 평면 인덕턴스가 제곱인치당 0.1nH 미만입니다.

흔한 실수

  • ✗전력 분배에서 트레이스 인덕턴스를 무시하는 것 — 100 MHz에서 구리 1 oz, 길이 50 mm, 폭 0.3 mm 트레이스의 유도성 리액턴스는 39.0 Ω으로, DC 저항 82 mΩ보다 훨씬 큽니다. 약 210 kHz 이상에서는 임피던스를 결정하는 것이 저항이 아니라 인덕턴스입니다.
  • ✗인덕턴스를 줄이려고 트레이스를 넓히는 것 — 부분 인덕턴스는 ln(w + t)에 따라 변하므로, 길이 50 mm 트레이스의 폭을 0.3 mm에서 0.6 mm로 두 배로 늘려도 62.0 nH에서 55.6 nH로 약 10%만 줄어듭니다. 트레이스를 짧게 하거나, 충분히 떨어진 병렬 경로를 추가하거나, 귀환 경로의 접지면을 가깝게 하는 편이 훨씬 효과적입니다.
  • ✗복귀 경로 인덕턴스 무시 — 신호 트레이스의 루프 인덕턴스에는 복귀 전류 경로가 포함됩니다.그라운드 플레인 슬롯 또는 스플릿은 루프 인덕턴스를 두 배로 늘리고 EMI를 6dB 증가시킬 수 있습니다.

자주 묻는 질문

인덕턴스는 전압 노이즈를 생성합니다. V = L x dI/dt.20nH 트레이스에서 엣지가 1ns인 1A 신호의 경우 노이즈 = 20V로 모든 로직 레벨을 확실하게 포화시킵니다.이것이 바로 디커플링 커패시터 (로컬 충전 제공) 와 짧은 트레이스 길이가 중요한 이유입니다.JEDEC에 따르면 DDR4 DIMM 소켓의 PDN 인덕턴스는 10nH 미만이어야 합니다.
이 계산기가 출력하는 부분 인덕턴스의 경우: (1) 트레이스 길이 — 로그 항도 함께 커지므로 선형보다 약간 빠르게 증가합니다. 폭 0.3 mm 트레이스를 50 mm에서 100 mm로 늘리면 62.0 nH에서 137.9 nH로 2.2배가 됩니다. (2) 폭과 구리 두께 — ln(w + t)를 통한 약한 로그 효과로, 폭을 두 배로 늘려도 10%만 줄어듭니다. 접지면으로부터의 높이는 입력 항목이 아니지만 루프 인덕턴스를 크게 좌우합니다. 폭 0.3 mm 트레이스 아래의 접지면을 0.5 mm에서 0.1 mm로 가깝게 하면 루프 인덕턴스가 0.49 nH/mm에서 0.22 nH/mm로 약 55% 줄어듭니다. 트레이스를 넓히기보다 짧은 트레이스와 가까운 귀환 경로에 집중하십시오.
아니요. 모든 도체에는 인덕턴스가 있습니다. 단독 트레이스의 부분 인덕턴스는 대략 1 nH/mm이며, 이 계산기는 기본값인 길이 10 mm, 폭 0.2 mm 트레이스에 대해 9.9 nH를 계산합니다. 바로 아래의 접지면은 이 값을 바꾸지 않지만 루프 인덕턴스를 낮춥니다. 접지면에서 0.1 mm 위에 있는 폭 0.3 mm 트레이스는 약 0.22 nH/mm이며, 트레이스가 넓고 유전체가 얇을수록 더 작아집니다. 좋은 레이아웃으로 작게 만들 수는 있어도 0으로 만들 수는 없습니다.
달라지는 것은 루프 인덕턴스이며, 높이 입력 항목이 없는 이 계산기가 출력하는 부분 인덕턴스는 달라지지 않습니다. Hammerstad-Jensen 마이크로스트립 모델에 따르면, 폭 0.3 mm 트레이스 아래의 접지면을 1 mm에서 0.1 mm로 가깝게 하면 루프 인덕턴스가 0.62 nH/mm에서 0.22 nH/mm로 약 65% 줄어듭니다. 이것이 임피던스 제어 스택업의 주된 이점입니다. 가까운 기준면이 임피던스를 안정적으로 유지하고 전류 루프를 작게 유지하므로 EMC도 개선됩니다.
존슨/그레이엄 기준: 비아 길이 mm당 약 1nH.1.6mm 보드의 스루 홀 비아는 1.5-2.0nH입니다.신호 비아에 인접한 두 개의 그라운드 비아는 병렬 리턴 경로를 제공하여 유효 인덕턴스를 0.8-1.0 nH로 줄입니다.고속 경로에서는 비아 인덕턴스가 트레이스 인덕턴스보다 우세한 경우가 많습니다.

관련 기사

Shop Components

As an Amazon Associate we earn from qualifying purchases.

PCB Manufacturing (JLCPCB)

Affordable PCB fabrication with controlled impedance options

FR4 Copper Clad Laminate

FR4 laminate sheets for custom PCB prototyping

Thermal Paste

Thermal interface material for component heat management

관련 계산기