Skip to content
RFrftools.io
PCB

PCB via calculadora

Calcule o PCB por meio de impedância, capacitância, indutância e capacidade de corrente. Obtenha avisos de proporção e DFM para vias cegas e orifícios passantes. Resultados gratuitos e instantâneos.

Loading calculator...

Fórmula

Cvia≈0.0554 εr T DDa−D pF,Zvia≈60εrln⁡Dad,Lvia≈0.2h(ln⁡4hd+0.5) nHC_{via} \approx \frac{0.0554\,\varepsilon_r\,T\,D}{D_a-D}\ \text{pF},\quad Z_{via} \approx \frac{60}{\sqrt{\varepsilon_r}}\ln\frac{D_a}{d},\quad L_{via} \approx 0.2h\left(\ln\frac{4h}{d}+0.5\right)\ \text{nH}

Referência: IPC-2141A; IPC-2221B; Howard Johnson "High-Speed Signal Propagation"

T— Espessura da placa (mm)
d— Através do diâmetro da broca (mm)
D— Diâmetro da almofada (mm)
D_a— Diâmetro do antipad (folga plana) (mm)
εᵣ— Constante dielétrica
h— Via altura (= espessura da placa) (mm)

Como Funciona

Uma via de orifício passante revestida é, eletricamente, uma seção curta da linha coaxial. O cilindro revestido é o condutor interno; a folga cortada em cada plano pelo qual ele passa — o antipad — é o condutor externo. Essa identificação é o que torna a geometria tratável e também informa qual dimensão controla qual resultado.

A impedância segue diretamente a forma coaxial: $Z =\ frac {60} {\ sqrt {\ varepsilon_r}}\ ln\ frac {D_a} {d} $, onde DaD_a é o diâmetro da almofada e dd a broca. O teclado não aparece. Uma broca de 0,3 mm em um antipad de 1,0 mm no FR-4 fornece 35,2 Ω — bem abaixo de uma linha de 50 Ω, e é por isso que uma via não gerenciada é lida como uma descontinuidade capacitiva.

A capacitância é a almofada trabalhando contra a borda da almofada. O IPC-2141A fornece $C =\ frac {0,0554\,\ varepsilon_r\, T\, D} {D_a - D} $ pF com dimensões em milímetros, onde DD é o diâmetro da almofada. Ambas as placas aparecem e o espaço entre elas é o denominador; portanto, a folga plana é a alavanca dominante: ampliar o antibloco de 0,8 mm para 1,4 mm em uma almofada de 0,6 mm reduz a capacitância em um fator de três. A broca não é uma placa e não insere essa expressão de forma alguma.

A indutância vem do barril como um condutor redondo curto sobre seu caminho de retorno, $L = 0,2h\ left (\ ln\ frac {4h} {d} + 0,5\ right) $ nH com hh e dd em milímetros. Ela cresce com o comprimento e apenas logaritmicamente com o diâmetro, portanto, encurtar uma via ajuda muito mais do que engordá-la — o que é o argumento para a perfuração reversa.

A capacidade atual funciona no anel revestido. O cobre se deposita na parede do furo perfurado, ocupando o anel do raio d/2−td/2 - t até d/2d/2, resultando em $A =\ pi t (d - t) $. Essa é uma seção transversal muito menor do que o orifício sugere: uma via de 0,3 mm com revestimento de 25 µm carrega apenas 0,0216 mm² de cobre, menos de um terço do que um tampão sólido do mesmo diâmetro teria.

Observe que $ Z $ aqui é a impedância característica da via como uma seção de linha de transmissão. Não é a mesma questão de quanto a via degrada uma borda de passagem — para isso, o que importa é a reatância excesso sobre o que uma seção correspondente teria contribuído, que a calculadora de resposta via etapa manipula.

Exemplo Resolvido

Fornecido: Broca de 0,3 mm, almofada de 0,6 mm, antialmofada de 1,0 mm, placa FR-4 de 1,6 mm ( varepsilonr=4,2\ varepsilon_r = 4,2), revestimento cilíndrico de 25 µm Etapa 1: impedância coaxial  sqrt varepsilonr= sqrt4.2=2,0493902\ sqrt {\ varepsilon_r} =\ sqrt {4.2} = 2,0493902, então  frac60 sqrt varepsilonr=29,277002\ frac {60} {\ sqrt {\ varepsilon_r}} = 29,277002  fracdAd= frac1,00,3=3,3333333\ frac {d_A} {d} =\ frac {1,0} {0,3} = 3,3333333 e  ln(3,3333333)=1,2039728\ ln (3,3333333) = 1,2039728 Z=29,277002 times1,2039728=35,2487Z = 29,277002\ times 1,2039728 = 35,2487 Ω

O diâmetro da almofada não desempenha nenhum papel — apenas o cano e a folga plana formam o par coaxial.

Etapa 2: capacitância PAD para AntiPad (IPC-2141A) 0,0554 times4,2=0,2326800,0554\ times 4,2 = 0,232680  times1,6=0,372288\ times 1,6 = 0,372288  times0,6=0,2233728\ times 0,6 = 0,2233728

$ C =\ frac {0,2233728} {1,0 - 0,6} = 0,558432$ pF

Etapa 3: indutância do barril  frac4hd= frac4 times1,60,3=21,333333\ frac {4h} {d} =\ frac {4\ times 1,6} {0,3} = 21,333333 e  ln(21,333333)=3,0602708\ ln (21,333333) = 3,0602708 L=0,2 vezes1,6 vezes(3,0602708+0,5)=0,32 vezes3,5602708=1,1392867L = 0,2\ vezes 1,6\ vezes (3,0602708 + 0,5) = 0,32\ vezes 3,5602708 = 1,1392867 nH Etapa 4: proporção de aspecto  fracTd= frac1.60.3=5,33\ frac {T} {d} =\ frac {1.6} {0.3} = 5,33 — confortavelmente dentro do limite de 10:1. alças de fabricação padrão. Etapa 5: capacidade atual t=25t = 25 µm =0,025= 0,025 mm, então A= pi times0,025 times(0,3−0,025)=0,02159845A =\ pi\ times 0,025\ times (0,3 - 0,025) = 0,02159845 mm² =33,478= 33,478 mil² I=0,048 times100,44 times33,4780,725=0,048 times2,7542287 times12,748159=1,6853I = 0,048\ times 10^ {0,44}\ times 33,478^ {0,725} = 0,048\ times 2,7542287\ times 12,748159 = 1,6853 A Etapa 6: O que significa para uma linha de 50 Ω  sqrtL/C=45,17\ sqrt {L/C} = 45,17 Ω, abaixo de 50 Ω, então a via é capacitiva. O excesso em uma seção combinada é $ C - L/Z_0 ^ 2 = 0,5584 - 0,4557 = 0,1027$ pF - apenas cerca de um quinto da capacitância bruta é na verdade uma descontinuidade. Resultado: 35,2 Ω, 0,558 pF, 1,139 nH, proporção de 5. 33:1, 1,69 A com um aumento de 10 °C.

Dicas Práticas

  • ✓Use via almofada com revestimento de tampa para a fuga de BGA — elimina traços de entupimento e reduz a indutância parasitária em 30%, de acordo com as recomendações do IPC-7095.
  • ✓Adicione vias de aterramento dentro de lambda/20 (2 mm a 10 GHz) de vias de sinal — fornece um caminho de retorno de baixa indutância, reduzindo a via indutância em 40-60% por Johnson/Graham.
  • ✓Para RF/micro-ondas (>6 GHz): especifique a perfuração traseira até 0,1 mm da camada de sinal — remove a ressonância do talão e melhora a perda de inserção em 3-6 dB por via.

Erros Comuns

  • ✗Confundindo a almofada com a almofada — a almofada é o anel de cobre na via, a almofada é a folga cortada nos planos. A impedância depende do antipad e não do pad; a capacitância depende de ambos. Trocá-los subestima a impedância e torna a capacitância insensível à única dimensão que realmente a controla.
  • ✗Supondo que o cano seja de cobre sólido, o revestimento reveste a parede do furo perfurado, então a seção transversal condutora é o anel pi*t* (d-t). Uma via de 0,3 mm com revestimento de 25 micrômetros tem 0,0216 milímetros quadrados de cobre, abaixo de um terço de um tampão sólido do mesmo diâmetro
  • ✗Ler a impedância característica da via como a quantidade de degradação do sinal — uma via cuja raiz quadrada de L sobre C já é igual à impedância da linha é eletricamente invisível. O que degrada uma aresta é o excesso de reatância sobre uma seção correspondente, não os L e C brutos
  • ✗Encolhendo o antibloco para recuperar o cobre plano — a capacitância aumenta conforme o recíproco da folga, portanto, fechar um antibloco de 1,0 mm para 0,8 mm em um bloco de 0,6 mm dobra a capacitância da via
  • ✗Usando a espessura da placa para o comprimento do cano em uma via perfurada traseira - após a perfuração traseira, o sinal percorre apenas o comprimento restante, e a espessura total exagera a indutância e a capacitância

Perguntas Frequentes

A impedância segue ln (antipastilha/broca), então uma antialmofada maior ou uma furadeira menor a eleva. Com uma broca de 0,25 mm no FR-4, um antibloco de 0,5 mm fornece 20,3 ohm e um antibloco de 0,7 mm fornece 30,1 ohm. Observe como elas são baixas: atingir 50 ohms precisa de uma relação antipastilha/broca de cerca de 5,5, ou um antipastilho de 1,38 mm nessa furadeira. As vias comuns ficam bem abaixo da impedância da linha, e é por isso que elas são lidas como capacitivas.
As descontinuidades de via causam reflexões de sinal: de acordo com as especificações Ethernet IEEE 802.3, o coeficiente máximo de reflexão via via é de 5% para 10GBASE-T. Uma via de 60 ohms em um traço de 50 ohms causa 9% de reflexão — falha na especificação. A 25 Gbps (100GBASE-CR4), via capacitância >0,3 pF causa perda de inserção de 2 dB, exigindo microvias HDI.
Para levantá-la, abra a almofada ou encolha a broca; para abaixá-la, faça o oposto. Os limites práticos são que um antibloco grande consome cobre plano e pode impedir o caminho de retorno, enquanto um pequeno antibloco corre o risco de romper a abertura. A maioria dos projetos opta por uma via bem abaixo da impedância da linha e, em vez disso, gerencia o excesso de capacitância resultante — removendo almofadas não funcionais e perfurando a retaguarda — em vez de tentar atingir 50 ohms apenas com geometria.
A impedância é dimensionada como uma sobre a raiz quadrada da constante dielétrica, portanto, para geometria idêntica, Rogers RO4350B (3,48) fornece uma impedância cerca de 10% maior do que o FR-4 (4,2) e o PTFE (2,2) cerca de 38% maior. A capacitância varia diretamente com a constante dielétrica, então laminados de baixo ER cortam via capacitância na mesma proporção — úteis em alta velocidade pelos dois motivos ao mesmo tempo.
As fórmulas quase estáticas têm precisão de +/ -10% até frequências em que via comprimento < lambda/10. Para placa de 1,6 mm no FR4, isso é aproximadamente 4 GHz. Acima de 4 GHz, use simulação EM de onda completa (HFSS, CST) para parâmetros S precisos. Os efeitos de ressonância Stub se tornam dominantes acima de 3 GHz, independentemente da precisão da fórmula.

Artigos Relacionados

PCB Design

Escolhendo capacitores de desacoplamento: SRF, ESL e Math

Como escolher os valores do capacitor de desacoplamento: a frequência autorressonante (SRF) define a faixa de desvio efetiva — 100 nF funciona a ~ 5 MHz, 10 nF a ~ 50 MHz, 1 nF a ~ 500 MHz. ESR e ESL explicados.

PCB Design

Simulação FDTD: Por que sinais de 10 Gbps odeiam via stubs

Um guia passo a passo para executar uma simulação FDTD de uma transição direta no FR-4. Abrange como configurar a simulação e interpretar os resultados do S11/S21.

Signal Integrity

Impedância PDN: domesticando ressonâncias com algoritmo genético

Um barramento de alimentação FPGA de 1,0 V/30 A precisa de impedância plana de 100 kHz a 1 GHz. As ressonâncias da cavidade entre os planos de potência e terra criam picos de impedância que.

Shop Components

As an Amazon Associate we earn from qualifying purchases.

PCB Manufacturing (JLCPCB)

Affordable PCB fabrication with controlled impedance options

JLCPCB →

FR4 Copper Clad Laminate

FR4 laminate sheets for custom PCB prototyping

Amazon →

Thermal Paste

Thermal interface material for component heat management

Amazon →

Calculadoras relacionadas

PCB

Largura do traço

Calcule a largura mínima do traço de PCB para a capacidade atual de acordo com IPC-2221 e IPC-2152. Obtenha resistência, queda de tensão e dissipação de energia. Resultados gratuitos e instantâneos.

RF

Impedância de microfita

Calcule a impedância da microfita usando as equações de Hammerstad-Jensen. Obtenha Z0, constante dielétrica efetiva e atraso de propagação para o projeto de rastreamento de PCB. Resultados gratuitos e instantâneos.

PCB

Resistência ao traço

Calcule a resistência DC do traço de cobre do PCB a partir da largura, comprimento, espessura e temperatura. Obtenha a resistência da folha e o coeficiente de temperatura. Resultados gratuitos e instantâneos.

PCB

Par diferencial

Calcule Zdiff e Zcommon para pares de microfitas com borda acoplada. Crie pares diferenciais USB, HDMI e Ethernet com impedância no modo ímpar/par. Resultados gratuitos e instantâneos.