Simulation FDTD : pourquoi les signaux 10 Gbit/s détestent les signaux via Stubs
Un guide étape par étape pour exécuter une simulation FDTD d'une transition traversante dans FR-4. Explique comment configurer la simulation et interpréter les résultats S11/S21.
Sommaire
La Via n'est pas qu'un trou
À 100 MHz, un perçage de 0,3 mm sur une carte FR-4 de 1,5 mm est pratiquement invisible d'un point de vue électrique. Vous mesurerez une fraction d'ohm de résistance et peut-être 0,5 nH d'inductance. Intégrez ces chiffres à votre modèle SPICE et passez à autre chose. Mais essayez de faire passer une voie SerDes à 10 Gbit/s par ce même via sur un fond de panier à 12 couches et tout à coup, tout changera. La partie inférieure inutilisée du barillet d'interconnexion, que nous appelons le tronçon, commence à agir comme un tronçon de ligne de transmission court-circuité. Lorsqu'il atteint sa résonance en quart d'onde, vous obtenez une encoche profonde qui peut se situer en plein milieu de votre bande de signal. Pas génial.
C'est là que la simulation FDTD (domaine temporel à différences finies) devient incroyablement utile. Contrairement aux modèles simples à éléments localisés, la FDTD résout les équations de Maxwell sur une grille 3D, de sorte qu'elle capture le comportement électromagnétique complet de la transition via. Cela signifie la discontinuité d'impédance au niveau du pad, l'inductance du barillet, la résonance du talon et la charge capacitive provenant de l'antipad, tout cela. L'outil FDTD S-Parameter Simulator vous permet d'exécuter ce type d'analyse directement dans votre navigateur en quelques secondes, sans avoir besoin d'une licence complète de solveur EM 3D qui coûte plus cher qu'une voiture d'occasion.
Configuration de la simulation
Permettez-moi de passer en revue les paramètres exacts pour modéliser un circuit imprimé FR-4 standard de 1,5 mm transportant un signal de 10 Gbit/s. Voici des chiffres réels que vous utiliseriez réellement :
| Paramètre | Valeur |
|---|---|
| Structure | Transition continue |
| Substrat | FR-4 (r = 4,4) |
| Largeur de trace | 3,0 mm |
| Longueur du tracé | 30 mm |
| Diamètre du tuyau | 0,3 mm |
| Format d'image Via | 5 (épaisseur du panneau de 1,5 mm) |
| Fréquence centrale | 2,4 GHz |
| Gamme de fréquences | 4 GHz |
| Densité de maille | Normal |
La fréquence centrale de 2,4 GHz avec une plage de 4 GHz couvre le courant continu à 4,4 GHz, ce qui est important car elle capte à la fois la fréquence de Nyquist d'un signal NRZ de 10 Gbit/s (5 GHz) et la résonance du premier tronçon. Pour cette géométrie particulière, cette résonance se situe autour de 3,8 GHz. Si vous n'effectuez pas un balayage suffisamment large, vous passerez complètement à côté du problème. C'est ainsi que les problèmes d'intégrité du signal entrent en production.
Ce que fait réellement le moteur FDTD
Lorsque vous cliquez sur Exécuter, le simulateur discrétise votre géométrie de via sur ce que l'on appelle une grille Yee. Il s'agit d'un maillage 3D échelonné où les composantes des champs électriques et magnétiques sont décalées d'une demi-cellule dans l'espace et dans le temps. C'est une astuce numérique élégante qui permet de maintenir la stabilité et la précision de la simulation.
Le moteur injecte une impulsion gaussienne au port 1 (l'extrémité d'alimentation de la microruban), puis enregistre les champs temporels au port 1 (énergie réfléchie) et au port 2 (énergie transmise) jusqu'à ce que tout se réduise à près de zéro. Les paramètres S qui vous intéressent proviennent de la prise des transformées de Fourier et du calcul des ratios :
§ 0§
La densité de maillage normale utilise environ 10 cellules par longueur d'onde à la fréquence centrale. C'est suffisant pour une première évaluation et cela fonctionne assez rapidement. Un maillage fin multipliera par 8 le nombre de cellules et prendra proportionnellement plus de temps à résoudre, mais vous en aurez besoin lorsque le diamètre du barillet est inférieur à 3 fois la taille des cellules du maillage. Sinon, vous essayez essentiellement de modéliser un cylindre avec trop peu de voxels, et les résultats deviennent sommaires.
Interprétation des résultats S11 et S21
Pour un via traversant sans perçage arrière sur un FR-4 de 1,5 mm, voici ce que vous verrez généralement sur les graphiques de sortie :
S21 (perte d'insertion) : Assez plat et proche de 0 dB entre le courant continu et environ 2 GHz, vous verrez alors une atténuation progressive. Le véritable problème se manifeste par une encoche nette à environ 3,8 GHz, tombant entre -15 et -20 dB. C'est votre résonance sourde qui vous crie dessus. S11 (perte de retour) : Démarre en dessous de −20 dB à basse fréquence, ce qui est une bonne chose. Mais elle monte ensuite à -10 à -15 dB près de la fréquence de résonance du tronçon lorsque l'énergie est réfléchie par le décalage d'impédance. Il est intéressant de noter qu'il s'améliore souvent à nouveau à des fréquences plus élevées, car l'impédance du via se recorrespond par hasard, même si à ce moment-là, votre signal a déjà été détruit par l'encoche.La fréquence de résonance du tronçon est le nombre critique que vous devez extraire de cette simulation. Dans le cas d'un canal traversant où le signal entre par la couche supérieure et sort par la couche 3 (disons, sur une carte à 10 couches), le tronçon correspond à tout ce qui se trouve en dessous de la couche 3, c'est-à-dire la partie inutilisée du barillet. Sa fréquence de résonance suit cette relation :
§ 1§
oùest la vitesse de propagation dans le diélectrique etest la longueur physique du tronçon. Pour FR-4 avec et r = 4,4, vous obtenezm/s.
Passons en revue quelques exemples concrets. Un tronçon de 1,0 mm résonne à 35,7 GHz, ce qui est totalement inoffensif pour les signaux de 10 Gbit/s. Un tronçon complet de 1,5 mm (le signal sort par la couche 1, rien n'est percé) résonne à 23,8 GHz. C'est toujours techniquement supérieur à la fréquence de Nyquist de 5 GHz, mais seulement d'un facteur de 4,7. C'est couper les choses de près. Exécutez la simulation avec une plage de 10 GHz et vous verrez l'encoche commencer à s'introduire à 8 GHz. La plupart des ingénieurs ignorent cette étape de validation et le regrettent plus tard lorsqu'ils débuteront le débogage des raisons pour lesquelles leur diagramme oculaire est mauvais.
Effet du diamètre du foret
Voici une expérience utile : modifiez le paramètre Via Diameter de 0,3 mm à 0,5 mm et relancez la simulation. Vous devriez observer plusieurs choses qui se produisent :
- La fréquence de résonance du tronçon se décale légèrement plus bas. Un barillet plus grand a plus de capacité, ce qui réduit la fréquence de résonance.
- La perte d'insertion du S21 à basse fréquence s'aggrave légèrement en raison de l'augmentation de la capacité du pad qui charge la trace.
- Le S11 à 1 GHz se dégrade de 2 à 4 dB car la plus grande capacité antipad crée un décalage d'impédance plus important avec la trace.
Quand faut-il forer à contre-courant
Le contre-perçage permet de retirer le talon en le perçant sur le côté opposé de la planche après le placage. Il ne vous reste qu'un court bout, généralement de 0,1 à 0,2 mm d'espace entre le perçage et la couche. Cela augmente les coûts (attendez-vous à quelque chose entre 5 et 300 euros par panneau en fonction de votre usine et de la taille du panneau) mais l'amélioration est spectaculaire. L'encoche disparaît littéralement complètement de votre bande de signal.
La règle de base est simple : si la résonance du tronçon du calculateur de résonance Via Stub est inférieure à 2 fois la fréquence du signal de Nyquist, vous devez effectuer un rétro-forage. Pour une NRZ à 10 Gbit/s avec une fréquence de Nyquist de 5 GHz, cela signifie qu'il faut rétropercer tout tronçon dont la résonance est inférieure à 10 GHz. Pour le PAM4 à 25 Gbit/s, ce seuil passe à 25 GHz, ce qui signifie que le backdrilling devient presque obligatoire sur les conceptions de fond de panier. Il n'y a tout simplement aucun moyen de le contourner.
J'ai vu de nombreux modèles dans lesquels quelqu'un a essayé d'économiser quelques centaines de dollars par panneau en évitant le rétroperçage, pour découvrir lors de tests que l'intégrité de son signal avait été complètement atteinte. Ensuite, ils envisagent un respin complet, ce qui coûte bien plus cher que le simple fait de faire correctement le rétroperçage dès la première fois.
Que faire des résultats
Une fois que la simulation confirme que vous avez un problème de résonance de tronçon (et soyons honnêtes, c'est probablement le cas si vous faites passer des signaux de plusieurs gigabits via un fond de panier épais), voici les options qui s'offrent à vous pour augmenter les coûts :
- Réacheminer vers une transition de couche moins profonde. Si le signal peut sortir de la couche 2 au lieu de la couche 6, le tronçon devient beaucoup plus court et la résonance augmente considérablement en fréquence. C'est gratuit si vous le détectez assez tôt dans la mise en page, mais cela peut nécessiter de supprimer un routage important si vous êtes au cœur de la conception.
- Réduisez le diamètre de perçage. Un via plus petit réduit la capacité et augmente légèrement la fréquence de résonance. L'amélioration est modeste mais parfois suffisante pour déplacer l'encoche juste en dehors de votre bande de signal. Renseignez-vous auprès de votre usine pour connaître la taille de perçage minimale fiable, car une utilisation trop petite augmente le risque lié au rendement de fabrication.
- Ajoutez un via-in-pad avec perçage rétro. Cela vous donne le meilleur résultat SI au coût le plus élevé. Via-in-Pad contribue également à améliorer les performances thermiques des composants d'alimentation, vous pouvez donc parfois le justifier sur plusieurs fronts.
- Utilisez des vias aveugles ou enterrés. Ils éliminent complètement le tronçon en perçant uniquement à la profondeur nécessaire. L'intégrité du signal est excellente, mais la complexité de fabrication augmente de manière significative. Vous avez affaire à un tableau beaucoup plus cher et à des délais potentiellement plus longs.
Utilisez le FDTD S-Parameter Simulator pour modéliser la géométrie de votre via directement dans le navigateur et voir exactement où se situe la résonance de votre stub.
Articles connexes
PCB Stack-Up & Controlled Impedance Guide
Learn how to design PCB layer stacks for controlled impedance. Covers microstrip, stripline, differential pairs, and CPWG with Hammerstad-Jensen formulas.
11 mars 2026
PCB DesignPDN Impedance: Cavity Resonance & Decoupling Tips
A practical walkthrough of the PDN Impedance Analyzer: modeling VRM impedance, plane-pair cavity resonances, and using the genetic algorithm to select.
8 mars 2026
PCB DesignPicking Decoupling Capacitors: SRF, ESL & Math
How to choose decoupling capacitor values: self-resonant frequency (SRF) sets the effective bypass range — 100 nF works at ~5 MHz, 10 nF at ~50 MHz, 1 nF at ~500 MHz. ESR and ESL explained.
2 mars 2026