コプレーナ導波管とマイクロストリップ：いつ切り替えるべきか

1 行バージョン

マイクロストリップはリターン電流を基板の厚さ分だけ引き離します。コプレーナ導波管は、同じ層上にギャップ幅だけ離して配置します。低周波数では誰も気にしません。数GHzを超えるところでは、かなり気になり始めます。

リターンパスの配置が重要な理由

すべてのシグナルにはリターンが必要です。マイクロストリップでは、リターンは下の平面内を走り、積層板の厚さがたまたま0.5mm、1.6mmなど、積層板の厚さによって分離されます。シグナルとリターンの間のループは、ユーザーではなくボードによって設定されます。

CPWはコントロールを戻します。グラウンドはトレースの横にあり、選択した隙間を空けて配置されます。より厳重に現場に閉じ込めたいですか？ギャップを狭めましょう。ループは縮小し、放射は低下し、ボード上の他のものとの結合もそれに伴って低下します。

人々がすぐに気付く2つ目の結果があります。それは、シャント部品が簡単になるということです。マイクロストリップでは、シャントコンデンサを接地するということはビアを意味し、そのビアにはモデル化しなければならないインダクタンスがあります。CPWでは、グラウンドは「すぐそこ」、つまり数百ミクロン離れたところにあります。シャント部品は寄生インダクタンスをほとんど発生させずに実装されます。ベンチではなくシミュレーションで機能するマッチングネットワークを探したことがあるなら、ビアインダクタンスはおそらくその話の一部だったでしょう。

公式と、それがなぜ奇妙に見えるのか

CPW インピーダンスはコンフォーマルマッピングから得られます。断面と扱いにくい3導体形状を変換すると、並列プレートコンデンサになり、次のことが可能になります。

$K$は第 1 種の完全楕円積分です。がっかりさせないでください。これは正常に動作する関数であり、まともなツールならどれでも、約 5 回の反復で算術幾何平均を使用して評価します。

興味深いのは、何が欠けているかということです。基板の高さはありません。厚い基板上の理想的なCPWの場合、インピーダンスは$W/(W+2G)$の比率にのみ依存します。断面全体を拡大または縮小しても、$ Z_0$は動きません。

これは、厚さが主要な変数であるマイクロストリップとはまったく異なります。また、CPWはきれいにスケーリングできるということでもあります。幅とギャップの比が同じであれば、1 mmでも100 µmでも同じインピーダンスが得られます。

接地付き CPW とその中のトラップ

無限に厚い基板の上に構築する人は誰もいません。ほとんどの設計では、熱と機械的な理由から向こう側に平面を追加していますが、今では CPW（GCPW）、つまり読んでいる論文の種類にもよりますが、GCPW、または導体に裏打ちされたCPWは接地されています。

バッキングプレーンはフィールドを基板に引き込みます。実効誘電率は上がり、インピーダンスは下がります。

使用するすべての CPW ツールについて行う価値のあるチェックを次に示します。基板の高さを上げてください。$h $が大きくなるにつれて、$ k_3 \to k $、$ q \to 1$、そして全体が$\varepsilon_{r,eff} = (1+\varepsilon_r)/2$にまとまるはずです。これは根拠のない答えです。電卓がこれに収束しなければ、その充填係数が間違っていることになり、下流工程のすべても誤っていることになります。

落とし穴

接地されたCPWは、同一平面の接地が優勢である間は、CPWのように振る舞うだけです。ギャップを基板の高さよりもずっと広くして、代わりにほとんどのフィールドがバッキングプレーンで終端するようにします。その時点で、両側に役に立たない銅のストリップが2本付いたマイクロストリップができあがり、CPWの計算式が数十パーセントずれています。

経験則:$G \lesssim h$を守ってください。ギャップが基板の高さの3倍の場合は、CPWと呼ぶのはやめてください。

銅の厚さは予想以上に重要です

これはほとんどの計算機が間違える部分であり、CPWが最も役立つ場所、つまりタイトギャップが最も強く影響します。

金属の厚さが有限であると、次の 2 つの点が異なります。

1.ストリップを広げ、隙間を狭めます。 標準規格は、十分に文書化されており、1オンスの銅で$Z_0$を数パーセント下げます。 2.これによりサイドウォールの静電容量が増加します。 ストリップの側壁は、ギャップを挟んでグランドの側壁に面し、その静電容量は空気中では基板表面の上にあります。

2つ目は、見落とされる部分です。追加された静電容量は空気中にあるため、空気で満たされた静電容量と基板に充填された静電容量が同じ絶対量だけ増加し、$\varepsilon_{r,eff}$が下がります。

どれくらい？2 次元の静電界ソルバーと照合しました。0.3 mm のギャップに 1 オンスの銅を使用した場合、約 3.5% です。0.15ミリのギャップに2オンスの場合、13% 以上になります。厚みゼロのフォーミュラではそのすべてが見落とされ、誤差は伝搬遅延とガイド波長に直接流れ込むため、長さのマッチングも同じ割合でずれています。

遅延が問題になるような処理をしているなら、それは四捨五入誤差ではありません。

ステッチビアはオプションではありません

同一平面上のグランドとバッキングプレーンが平行プレートの空洞を形成します。基板の端だけをつなげたままにしておくと、その空洞はどこか、普通は不都合なところで共振してしまいます。S21では原因不明の鋭いサックアウトとして現れ、ボードのサイズを変えると動きます。実際の回路の共振はそうではないので、これは実際には良い診断です。

ラインの両側を接地ビアでステッチします。対象となる周波数が最も高くなるまで、間隔はλ/20以下にします。コネクタの始動やその他の不連続点がある箇所をきつく締めてください。λ/40 なので心配はいりません。

では、実際にいつ切り替えるのでしょうか？

CPW は次のような場合に使用します。

-約 10 GHz を超えると、放射と分散が問題になり始めます。 -基板が十分に厚いので、50 Ωのマイクロストリップでは現実的ではないほど幅の広いトレースが必要になります。 -信号経路にシャント部品があり、ビアインダクタンスがマッチを食い尽くしている。 -コネクタに向かって発射します。同一平面上の接地がコネクタの外側の接点と自然に揃っているため、遷移がはるかにきれいになります。

次のような場合はマイクロストリップを使い続けてください。

-基板が薄く、約0.2 mm未満です。ギャップに関係なくバッキングプレーンが支配的であるため、マイクロストリップの挙動に加えて製造上の制約が増えます。 -ファブリケーターのギャップ許容範囲が緩い。CPWインピーダンスは幅とギャップの比率*に依存するため、エッチング公差は2倍になります。 -設計上、それを必要とするものはありません。CPWでは、同一平面上のグラウンドのボード面積が必要になり、ステッチングが必要になります。マイクロストリップが機能する場合は、マイクロストリップを使用してください。

実用上の注意事項

比率を一定に保ってください。 テーパー、ベンド、パッドのトランジションを行うたびに、$W/G$を押してください。これがインピーダンスを維持するものであり、絶対的な寸法ではありません。トレースが連続しているように見えても、ギャップを狭めずに中心導体をネックダウンさせると不連続になります。 ギャップ公差が許す限り広くしてください。 導体の損失は幅とともに小さくなり、固定エッチング公差は幅の広い部分よりも小さくなります。 低損失ラミネートの表面粗さに注意してください CPWはギャップエッジに電流を集中させるため、エッジの粗さはマイクロストリップの場合よりもコストが高くなります。損失正接のために高価な積層板を購入した場合は、銅プロファイルにゲインを戻さないでください。 コプレーナ導波管カリキュレータ を使って計算します。CPWと接地CPWの両方を処理し、インピーダンスと実効誘電率に対する銅の厚みの影響を含み、選択した中心幅で50Ωになるギャップがわかります。