ビアの損失はバレルにはない
1.6 mm のビアの導体損と誘電損は 20 GHz でも 0.15 dB 程度にすぎません。同じビアが 2.27 dB を要求することがあります。その差はスタブ — 信号をまったく運ばない銅です。
信号を伝えない銅
ビアはメッキを施した短いバレルのことです。20 GHzでは、1.6 mmでほとんどコストはかかりません。FR4の0.25 mmバレルで数値を実行すると、誘電損失は0.119 dB、導体損失は0.030 dBになります。移行期間全体で 6 分の 1 デシベル未満です。
次に、同じビアが実際にチャネルに及ぼす影響を見てみましょう。0.1~20 GHz 帯域の最上位では 2.27 dB です。
足りない2デシベルはバレルには入っていません。バレルの中で何も運んでいない部分にあります。
スタブの出所
ボード全体に貫通穴ビアが開けられています。信号が上部から入って内側の層から出た場合、その層の下のメッキはまだ存在し、接続されたままで、電気的には構造の一部となっています。信号は伝わりません。スタブです。
1.6 mm ボードの上部から入り、0.4 mm で出口を出ると、1.2 mm のバレルが開回路の伝送線路としてスルーパスからぶら下がっています。その入力アドミタンスは Jy0*tan (beta*l) で、インピーダンス Z のラインを横切るシャントアドミタンス Y は次のようになります。
S21 = 2/(2 + Y*Z)
スタブが 4 分の1の波長に達すると、その接線は無限大になり、S21はゼロになります。ノッチ。上の例では、バンドの上の30.48 GHzで着地していますが、スカートはそうではなく、スカートはその2デシベルの出所です。
スタブ内部の損失によって、ノッチは無限ではなく有限になります。これがないと式がばらばらになり、測定値では発散しません。
バックドリル、定量化
出口の深さを基板全体の厚み (底から出ているビアか、バックドリルで穴を開けたビア) に設定すると、レゾナンスとともにスタブが消えます。最悪の帯域内挿入損失は 2.27 dB から 0.15 dB に低下します。
一度の比較では、これがバックドリルのすべてのケースです。ビアから損失を取り除いているわけではありません。レゾネーターを取り外しているのです。
コストに見合う価値があるかどうかは、レゾナンスの位置がバンドと比べてどこにあるかによります。トランジションを深く押すと、スタブが短くなり、レゾナンスが上昇します。同じボード内の0.4mmのスタブは、91GHz付近で共振するので、あなたが行うであろうこととは無関係です。レイヤー割り当ての移動は自由です。バックドリルはできません。
このペアは 2 つのシングルビアではありません
差動駆動の2つのバレルは1つの問題であり、2つの異なる問題を解決して期待するよりも、適切に分解する価値があります。
各バレルには、それぞれのアンチパッドに対する同軸容量があります。2 つのバレルには相互の静電容量があります。偶数モードでは両方の電位が同じになるため、相互の静電容量は帯電せず、完全にドロップアウトします。偶数モードのインピーダンスは、絶縁された同軸値にすぎません。奇数モードでは充電されるので、奇数モードのインピーダンスは常に低くなります。
C_Self/EPS = 2*pi/ln (d/d) c_m/eps = pi/arccosh (p/d) z_even = eta0/(sqrt (epsr) * C_self) z_odd = eta0/(sqrt (epsr) * (C_self + 2*C_m))
0.25 mm バレル、0.9 mm アンチパッド、FR4 の 0.8 mm ピッチの場合:Z_Even = 37.48 オーム、Z_Odd = 22.05 オーム、つまり Z_diff = 44.10 オーム、Z_Common = 18.74 オームです。
順序に注意してください。常に、奇数より大きい場合は常に。相互項が読み込むのはそのうちの 1 つだけだからです。これはアサートされるのではなく、分解から外れます。これが分解のポイントです。2 線式から奇数モードを計算し、同軸式から偶数モードを計算するモデルは、2 つの異なるジオメトリを解くため、逆方向の順序を簡単に生成できます。
100 オームのチャネルでは 44 オーム
これは座ってみる価値のある数字です。注意深く制御された100オームの差動チャンネルは、全長にわたって数パーセントに抑えられて、インピーダンスの半分未満の不連続部を通過します。
どんなにトレースをチューニングしても問題は解決しません。変更できるのはアンチパッドです。これを開くとインピーダンスがトレース値に向かって上がり、ノブの製造者が最も積極的に動くのです。その代償はプレーン銅であり、それ自体がリターン・パスの問題なので、自由勝というよりはむしろトレードなのです。
このモデルは何で、何ではないのか
これは一括スクリーニングモデルです。インピーダンスは理想的な形状の標準同軸および2線式の結果で、スタブ荷重はシャントアドミタンスのS21から得られます。含まれていないのは、パッドキャパシタンス、プレーン-キャビティ共振、トレースとビアが出会うところでの起動時の不連続性です。
実際のビア遷移は3次元であり、どれも小さいものではありません。これを使って、あるジオメトリがフルウェーブシミュレーションに適しているかどうかを判断し、実際に実行してください。このサイトのFDTD Sパラメータツールは実際の構造を解きます。
1 つの境界には、明示的に名前を付ける価値があります。相互キャパシタンス項では、2 つのバレルが 1 つのクリアランス開口部を共有していることを前提としています。これが差動ビアペアです。アンチパッドの直径よりも間隔を空けると、その間に銅面がくっついて互いに遮蔽されます。このモデルではそのスクリーニングが考慮されていないため、カップリングを過大評価し、差動インピーダンスを過小評価しています。計算機は、そうではないふりをするのではなく、そう言っています。
確認すべき点、順番に
まず、自分のバンドのスタブレゾナンスを見てください。それよりはるかに上であれば、遷移は引いたとおりで問題ないかもしれません。バックドリルは使う必要のないお金です。
内側か近い場合は、バックドリルに手を伸ばす前にトランジションをより深いレイヤーに移動してみてください。スタブが短く、レゾナンスが大きく、余分なプロセスステップは不要です。
次に、差動インピーダンスを配線のインピーダンスと比較します。ミスマッチはチャンネルが認識しているものであって、絶対値ではありません。
そして、答えが限界に近い場合は、それをシミュレートしてください。何かが取るに足らないことを伝えるスクリーニングモデルは、それを信頼するのをやめるように指示することで役目を果たしました。
関連記事
Where Your Differential Pair Actually Sits
Centred, offset, or under soldermask — the three places an edge-coupled pair lives, why only one has an exact solution, and why the surface case accumulates skew that a buried pair never does.
2026年8月30日
Signal IntegrityA Via Is Not a Capacitor: Excess Reactance and Rise Time
Via capacitance sounds alarming until you subtract what a matched line would have had anyway. Only the excess is a discontinuity — and shrinking capacitance past the optimum makes reflection worse, not better.
2026年8月18日
Signal IntegrityBroadside-Coupled Pairs: Half the Width, One Big Risk
Stacking a differential pair on adjacent layers halves the routing width, which is why flex circuits use it everywhere. The impedance maths is clean. The failure mode is layer-to-layer registration.
2026年8月16日