デュアル・ストリップライン・インピーダンス:2 つの信号層

デュアルストリップラインとは何か、そしてなぜそれが実際に必要なのか

ほとんどのエンジニアは、ストリップラインを 2 つのグランドプレーンの間に対称的に挟まれた単一の信号層と考えます。これが教科書的な定義であり、シンプルな基板では問題ありません。しかし、現実の生活はもっと厄介です。6層のボード、おそらくは8層で、レイヤーの予算を使い果たすことなく高速信号を効率的にルーティングする必要があります。

デュアル・ストリップラインとは、同じグラウンド・プレーンの間に2個の信号層がある場合です。レイヤー1は上側のグランド・プレーンの近く、レイヤー2は下側のグランド・プレーンの近くにあり、それらは何らかの誘電体によって分離されています。このような構成は現代のデジタル設計では一般的です。たとえば、狭いスペースでインピーダンスを制御する必要がある高速メモリバス、LVDS ペア、RF トレースなどが考えられます。

落とし穴は？ジオメトリはもっと複雑です。分離したストリップラインのように各レイヤーを個別に計算することはできません。2 番目の信号層の存在は、1 番目の層のインピーダンスに影響します。また、配線が重なっている場合に気になるブロードサイド結合もあります。また、両方の層は異なる場合があるため、伝播遅延を知っておく必要があります。

だからこそ、デュアル・ストリップライン・インピーダンス・カリキュレータを開く が必要なのです。

ジオメトリ:実際に説明していること

スタックアップについて具体的に説明しましょう。6 層のボードを想像してみてください。

• レイヤー 1: グランドプレーン (上のリファレンス)
• レイヤー 2: 信号レイヤー 1 (いわゆるレイヤー 1)
• レイヤ 3: 誘電体 (2 つの信号層間)
• レイヤー 4: 信号レイヤー 2 (いわゆるレイヤー 2)
• レイヤ5: グランドプレーン (下のリファレンス)
• レイヤ6: 電源またはグランド

電卓を使用するときは、以下を指定します。

• トレース幅: シグナルトレースの幅。標準値は、インピーダンス目標と電流要件に応じて、2 ミルから 20 ミルの範囲です。
• 平面間間隔: 上側のグランドプレーンから下側のグランドプレーンまでの合計距離。これは誘電体サンドイッチの全高です。
• レイヤー1からアッパープレーンまで: レイヤー1が上部グランドプレーンからどれだけ離れているか。誘電体の合計が 10 ミルで、この値が 3 ミルの場合、レイヤー 2 は下面から 7 ミル離れていることになります。
• 信号層間の分離: 2 つの信号層の間にある誘電体の厚さ。
• 銅の厚さ: 1/2オンス (17.5 μm) ) と1オンス (35 μm) ) のどちらを使用するか。これは思っている以上に重要です。銅が厚いほどインピーダンスはわずかに低下します。
• 誘電率: FR4は4.2、メグトロン6は3.4、ロジャースRO4350Bは3.48です。製造業者が実際に使用している材料を選択してください。

その後、計算機は各層のインピーダンス、結合特性、伝搬遅延を個別に求めます。2 つの層のインピーダンスが異なる場合は、最後のビットがきわめて重要です。シグナルインテグリティ解析には両方の数値が必要です。

実際の例:コンシューマボードのメモリバス

では、実際の設計シナリオを見ていきましょう。DDR5 メモリー・インターフェースを 6 層のボードにレイアウトしています。貴社の工場では、合計厚さが1.6 mmのFR4を使用しています。分割すると以下のようになります。

• 上部銅線から上部グランドプレーンまで0.3 mm
• グランドプレーン (ストリップラインサンドイッチ) の間隔は0.8 mm
• 下のグランド・プレーンからレイヤー4 (パワー・プレーン) まで0.5 mm

データラインには90 Ω の差動インピーダンスが必要です。全体で1オンスの銅を使用しています。

まず、その 0.8 mm を 2 つの信号層に分割する方法を理解する必要があります。一般的なアプローチは、敏感な信号のシールドを強化するために上層を上部のグランド・プレーンに近づけ、下層を下のグランド・プレーンに近づけるというものです。レイヤー1から上面まで0.2 mmを試してみましょう。つまり、レイヤー2から下面まで0.6mm、その間に0.2mmの誘電体がある状態です。

電卓を起動してください:

• トレース幅:4 ミル (繰り返します)
• 平面間隔:31.5 ミル (0.8 mm)
• レイヤー1からアッパープレーンまで:7.9ミル (0.2 mm)
• 信号層間の分離:7.9 ミル (0.2 mm)
• 銅の厚さ:1オンス (35 μm))
• 誘電率:FR4 (4.2)

計算機はおおよその値を返します。

• レイヤー1のインピーダンス:58 Ω
• レイヤー 2 インピーダンス:62 Ω
• ブロードサイドカップリング:~0.15 (トレースが重複する場合)
• 伝搬遅延:レイヤー 1 では最大 175 ピース/インチ、レイヤー 2 では最大 170 ピース/インチ

これは90 Ω. ではありません。より幅の広いトレースが必要です。6ミルに上げて:

• レイヤー1のインピーダンス:48 Ω
• レイヤー 2 インピーダンス:52 Ω

まだ低すぎる。3.5 ミルを試してみてください。

• レイヤ1インピーダンス:72 Ω
• レイヤー 2 インピーダンス:77 Ω

近づいています。3 マイルでは、レイヤ 1 ではおそらく 90 ～ 95 Ω 付近に着陸することになります。しかし、ここで確認しておく必要があります。御社のファブでは、トレースとトレースの間隔で実際に 300 万のトレースをルーティングできるのでしょうか？最近のほとんどのファブでは可能ですが、ルーティングの複雑さが増しています。また、伝搬遅延は約 180 ps/inch になりました。これはタイミング解析にとって重要です。

これが実際のワークフローです。数字を一度入力するだけではない。すべてがうまくいくまで、インピーダンス、トレース幅、ルーティングの実現可能性を繰り返し検討します。

数学:レイヤー 1 とレイヤー 2 はなぜ違うのか

ストリップライントレースのインピーダンスは以下によって決まります。

ここで、 $h$ は基準面までの距離、 $w$ はトレース幅、 $\varepsilon_r$ は実効誘電率です。

デュアルストリップラインでは、各レイヤーの $h$ 値が異なります。レイヤ1は上面に近いため、 $h$ が小さくなります。つまり、インピーダンスが低くなります（それ以外はすべて同じ）。レイヤー2は上面からは遠いが下面に近いため、実効 $h$ は異なります。

しかし、1つ複雑なのは、2つ目の信号層の存在が電界分布を乱すという点です。各層が分離して配置されているわけではありません。この計算機は、より高度な場解法 (通常は共形図法または数値法に基づく) によって、この結合効果を考慮しています。そのため、2 つのインピーダンスを個別に計算して「完了」とは言えません。

ブロードサイドカップリングパラメーターは、レイヤー1とレイヤー2のトレースが平行または重なり合っている場合に発生するクロストークの量を示します。カップリング値が 0.15 の場合、ある層からの信号の約 15% が隣接する層に結合されます。終端処理に注意しないと、リンギングやオーバーシュートが発生するほどです。

よくある間違い (および回避方法)

層間の誘電体を忘れる

ほとんどのエンジニアは、層1と層2の間の誘電体は、何かの樹脂が入ったコア材料にすぎないと想定しています。そのとおりですが、コアの「厚さ」は非常に重要です。ファブが「0.2 mm コア」と指定している場合、計算ツールでは「信号層間の分離」と表示されます。誤って 0.4 mm と入力すると、計算されたインピーダンスが数オームずれてしまいます。始める前に、スタックアップ図面を再確認してください。

非対称性失明

デュアルストリップラインは、レイヤ1とレイヤ2がそれぞれのグランドプレーンから異なる距離にある場合、本質的に非対称になります。一部のエンジニアはこれをバグとして扱いますが、意図的に使用した場合は機能です。グラウンド・プレーンに近い層ほどインピーダンスが低く、伝搬遅延も小さくなります。低速信号と高速信号を混在させている場合は、これを活用できます。しかし、この非対称性を意図していなければ、レイアウト中のインピーダンスのミスマッチに驚くでしょう。

ブロードサイドカップリングを無視する

レイヤー 1 とレイヤー 2 のトレースが平行に走っていて、かなりの距離にわたって重なり合っている場合、ブロードサイド結合は現実的です。計算機は結合係数を示しますが、多くのエンジニアはそれを無視して、なぜ微分信号がスコープ上で奇妙に見えるのか疑問に思います。結合が著しい (0.1以上) 場合は、配線をずらすか短くするか、長さを注意深く合わせた差動配線を使用する必要があります。

銅の厚さの間違い

銅の厚さは、人々が予想する以上にインピーダンスに影響します。銅を1/2オンスから1オンスにすると、形状によってはインピーダンスが2～4 Ω ずれることがあります。製造の途中で断りなく製造現場で銅の重量が変わると、インピーダンスが変わります。銅の厚さは必ずファブの図面と計算ツールで確認してください。

誘電率が間違っています

FR4の公称値は4.2ですが、周波数、温度、湿度によって異なります。メグトロン6は3.4でより安定しています。ロジャース RO4350B は 3.48 でよりタイトですが、コストは高くなります。高周波信号 (>1 GHz) 向けに設計する場合は、選択が重要です。2.4 GHz で DDR5 を実行する場合は、公称値ではなく、ファブの材料データシートにある実際に測定された $\varepsilon_r$ を使用してください。5 ～ 10% 異なる場合があります。

伝搬遅延とタイミング分析

計算ツールは伝搬遅延を ps/inch 単位で出力します。これはデジタル設計にとって非常に重要です。レイヤ 1 が 175 ps/インチ、レイヤ 2 が 170 ps/インチで、2 インチのトレースをルーティングする場合、レイヤ 1 はレイヤ 2 よりも 10 ps 遅れて到着します。これはほとんどのデジタル信号ではノイズレベルですが、LVDS や CML などの高速インターフェイスでは問題になります。

さらに重要なのは、レイヤー1とレイヤー2の信号を同じバス上でミックスする場合（密度の高いレイアウトの場合）、レイヤー間のスキューがセットアップ/ホールドタイムに違反する可能性があるということです。ほとんどのツールでは、タイミング解析でレイヤーごとの伝播遅延を指定できます。計算機の出力を直接使用してください。四捨五入しないでください。

デュアルストリップラインを使用する場合と他の方法の比較

デュアルストリップラインは、インピーダンスを制御した複数の信号層を必要とする高密度基板に最適です。よくあるのは次のような場合です。

• ハイスピード・メモリー・インターフェース (DDR4、DDR5、GDDR6)
• LVDS および CML シグナリング
• シールドが必要なRFボードとマイクロ波ボード
• アナログとデジタルの絶縁が必要なミックスシグナル設計

低速ロジック（ (I²C, SPI、GPIO）にとってはやり過ぎです。また、専用のストリップライン層を希望するシングル・ハイスピード・トレースには理想的ではありません。デュアル・ストリップラインの非対称性は、複雑な配線に見合うだけの価値はありません。

グランド間に信号層が1つしかない場合は、シングル・ストリップライン・カリキュレータを使用してください。信号層が 2 つあっても、その層が同じグランドプレーンの間にない場合 (たとえば、一方がグランドと電源の間にある場合) は、まったく異なる形状になります。

試してみてください

最新の PCB スタックアップ図面を入手してください。同じグランドプレーン間の 2 つの異なる層をルーティングする高速信号を見つけてください。実際の寸法 (トレース幅、平面間隔、銅の厚さ、誘電率など) を デュアルストリップラインインピーダンス計算ツール に入力してください。計算したインピーダンスを目標値と比較します。一致しない場合は、トレース幅を調整して再度実行してください。インピーダンスがほぼ揃ったら、伝搬遅延とブロードサイド結合を確認します。カップリングが高くクロストークが気になる場合は、トレースをずらすか、層の間隔を広げてください。

これが実際の設計ワークフローです。電卓はツールであり、いつ、どのように使うかを理解することがスキルです。