スタブが 13% 短すぎる:δeff vs データシート γr
マイクロストリップは半分がラミネートに埋もれ、半分は空気に埋もれているため、波にはどちらも見えません。データシートの誘電率をFR-4の1/4波スタブに使用すると、長さが 13% 間違ってしまいます。これは、フィルターエッジを数百MHz移動させるのに十分な量です。
目次
データシートの数字は、波が見る数字ではありません
FR-4は、δ= 4.3で引用されています。FR-4 のマイクロストリップは、δが 4.3 であるかのようには伝播しません。
トレースの下には積層体があり、その上には空気があります。磁場はこの 2 つの間で分割され、波はあたかも一様な媒質の中にあるかのように振る舞います。この媒質は、1 < δeff < δr で厳密に境界が定められています。
0.2 mm FR-4 に 1 オンスの銅を使用した 0.3 mm のトレースの場合、δeff = 3.23 となります。4.3 ではありません。
それにはいくらかかりますか
物理的な長さは 1/√δeff にスケーリングされます。2.4 ギガヘルツの場合:
-フリースペース・クォーター・ウェーブ:31.2 mm -Δeff = 3.23 を使用する場合:17.38 mm -Δr = 4.3 を使用すると15.06 mm
これは 13.3% の誤差で、スタブを作成する方向が短すぎるためです。フィルタでは、長さが 13% の誤差があると、応答エッジが数百MHzだけ移動します。スタブが一致すると、スミスチャートの間違った部分に移動してしまいます。
同じ要因が伝搬遅延にも当てはまります。δeff = 3.23 では 5.99 ps/mm、つまり 152 ps/インチ (FR-4 マイクロストリップではおなじみの「約 150 ps /インチ」) が得られます。同じラミネート上のストリップラインは完全に埋め込まれているため、そのφeff*は*φr、つまり約 7.0 ps/mm になります。この 15% の違いこそが、外層配線が速い理由であり、層が変化しても長さを合わせるには長さ合わせではなく遅延照合が必要である理由です。
δeff の由来はどこからきているのでしょうか。
ハマースタッドとジェンセンは、μeff を 1 つの形状パラメーター u = w/h の関数として厳密な準静的解に近似しました。
0.05 ≤ u ≤ 20 の範囲で近似値は約 1% で、Δr は 12 以下です。つまり、基本的に PCB はすべて機能します。
2 つの制限により、この関数が実際の物理特性を発揮していることが確認されます。w/h → 0 なので、トレースは界面をほとんど乱さず、2 つの半空間の算術平均である δeff → (εr + 1) /2 となります。w/h → ∞ では、磁場は完全に基板に押し込まれ、δeff → δr (十分な幅のマイクロストリップ) が動作のストリップラインになります。
実質の厚さの導体は磁界に対して側壁になるため、銅の厚さが最初に有効幅の増加となります。これを無視すると、重い銅ではZが著しく誇張されます。
充填係数と、それが公差にとって重要な理由
これは、電界エネルギーの何パーセントが積層体の内部にあるかを直接示しています。上の例では、q = 0.676、つまり約 3 分の 2 です。
この数値は積層公差の感度係数です。FR-4 δrは一般的に±0.2以下と規定されており、ガラスの織り方、樹脂の含有量、周波数によって異なります。積層板のΔδrの変化は、Δδrのおよそq倍だけΔeffを移動し、遅延とインピーダンスのバジェットに直接伝わります。
したがって、この形状における積層体の広がりが ±0.2 とすると、δeff では約 ±0.135 インチ、つまり遅延時の約 ±2% になります。長さ合わせの予算がそれよりも厳しい場合は、ルーターではなくラミネートが制限要因になります。
分散性とお手入れのタイミング
準静的値は周波数に依存しませんが、これは完全には当てはまりません。周波数が上がると、磁場は誘電率の高い基板にさらに集中し、δeffはδrに向かって単調に上昇します。
ゲッツィンガーのモデルがそれを捉え、補正は (f·h) ² としてスケーリングされます。上の0.2 mm基板では、1 GHzでのシフトは 0.003% で、まったく無視できる程度です。40 GHz では 3.23 から約 3.37 に上昇します。
実際的なルールは、約 10 GHz 以下の薄いラミネートでは、分散は無視するというものです。1.6 mm 基板、または約 15 GHz を超える場所では、波長が重要な構造には分散値を使用してください。周波数項と厚み項が乗算されるので、中程度の周波数の厚い基板は、高周波の薄い基板と同じくらい重要です。
静かに変化していくモノ δeff
ソルダーマスクマスクは約φ3.5で、トレース上の空気の一部を置き換えます。標準的な50Ωのラインでは、δeffが2~ 5% 上昇し、Zも同様の量だけ下がります。ベア・マイクロストリップの計算には含まれません。 トレース幅。 トレースの幅が広いほど Δeff が上がります。トレース形状が混在する基板には伝搬遅延が 1 つもないため、物理的な長さではなく遅延に基づいて一致させます。 ガラス織り グラスファイバーの束は、束の間の樹脂よりもφrが高くなっています。束と平行で真上を走るトレースは、樹脂の上を走る配線とは実効誘電率が異なります。これは、高速差動ペアでジグザグまたは回転配線を強制するスキューメカニズムです。ガイダンス
すべての結果を範囲と照らし合わせて健全性をチェックしてください。 δeff は (δr + 1) /2 と δr の間になければなりません。この範囲外は単位または形状の誤差を意味し、限界モデルではありません。 外側の層の長さの計算には絶対に δr を使用しないでください。 未処理のデータシート番号が正しいのは、完全に埋め込まれたストリップラインだけです。 視聴者が使用する単位で遅延を引用 — シグナルインテグリティに関する会話の場合はps/inch、レイアウト演算の場合はps/mm。これらは25.4だけ異なるため、それらを混ぜると長さマッチングエラーが日常的に発生します。 実効誘電率計算ツール は、静電値と分散値、充填係数、Z、速度、両方の単位系における遅延、および誘導波長を報告します。関連記事
Annular Ring: Why the Pad Is Bigger Than You Drew It
A 0.3 mm drill does not give you a 0.3 mm hole, and the pad around it has to absorb drill wander, registration error, and plating build-up. Here is where each of those numbers comes from and why IPC-6012 Class 3 costs more.
2026年8月18日
PCB DesignBGA Escape Routing Starts at the Land Pad
How many traces fit between two BGA balls is decided the moment you pick the pad diameter. Here is the arithmetic from pitch to channel width to trace count, and why NSMD and via-in-pad change the answer.
2026年8月18日
PCB DesignEmbedded Resistors: Squares, Trimming, and When It Pays
A buried resistor is just sheet resistance times a count of squares. The design is trivial; the economics and the tolerance are not. Here is what determines whether burying resistors in the stack-up is worth it.
2026年8月18日