VNA フィクスチャの効果:ディエンベディングする前に診断してください
パッシビティ、TDR、タイムゲーティング、コンバージョン、カスケードといったVNAデータにおけるフィクスチャ効果について、S-Parameter Analysis Pipelineが示していることと、ディエンベディングにさらに必要なものは何かを示しています。
目次
問題:お使いの VNA がフィクスチャも測定する
ロジャース4003Cで10MHzから10GHzまでの10cmのマイクロストリップトレースを測定しましたが、S21には約7GHzのノッチがあります。ファブハウスのせいにする前に、キャリブレーションを行った場所 (SMA コネクタか、トレースの端か) を尋ねてください。
ほとんどの場合、コネクタが問題になります。遷移、バレルの不連続、パッドの不一致による2つの打ち上げは、まだデータに残っており、気になるトレースの上に積み重ねられています。これらを削除することはディエンベディングです。まず、そうする必要があるかどうか、そしてそのファイルが試せるほど信頼できるものであるかどうかを判断します。
Sパラメータ分析パイプラインは、その最初の部分のために作成されています。1 つから 4 つの Touchstone ファイルをアップロードすると、固定された一連の解析が実行され、それぞれの結果が示されます。つまり、ビュー、パッシビティ、リップル、TDR、タイムゲーティング、4 ポートファイルの混合モード変換、S → Z/Y/ABCD 変換、そして 2 ポートが 2 つ以上ある場合はカスケード。デエンベッドは行いません。必要なことは最後のセクションで説明します。ステップ 1: 見る — 何を見ているのかを把握する
ビューステージでは、アップロードされたすべてのファイルの振幅、位相、群遅延、VSWR がプロットされます。トレースではなくコネクタが支配的であることを示すいくつかの危険信号があります。
- 2 GHz以下の鋭いS11ピーク — 発射台が広すぎて50 Ω.が入らない
- **S21またはS11のリップルは、2つのコネクタ間の往復と同じ周期で、通常はショートボードでは50~100psです。リップルステージでは、通過帯域のピーク間変動に、挿入損失の最高値、最低値、平均値を加えた値が数値化されます。
- コネクタピンまたはビアスタブの1/4波共振時のノッチ — スタブの長さを計算し、 がどこに着地するかを確認します。
S21 が 6 GHz までフラットで、その後崖から落ちる場合は、トレースではなく、コネクタ自体の帯域幅制限を見ている可能性があります。
ステップ 2: 受動性 — 不良データを早期に発見する
パッシブネットワークはエネルギーを生成できません。厳密なテストでは、S 行列の最大特異値は、すべての周波数で最大 1 です。列検定 は必須ですが、十分ではありません。位相が無視されるからです。
その違いは学問的なものではない。私たち自身のデモンストレーションファイルは、すべての点でカラムテストに合格しましたが、最大1.024の値の特異値テストには不合格でした。これは、S11がS21とほぼ同相だったためです。ほぼ無損失の対称線には、S11 が S21 とほぼ直交している必要があります。ファイルは修正されていますが、手作業で編集したり後処理したりしたデータはこの方法では簡単に失敗します。
パイプラインは違反を 2 つの方法で処理します。
- 最大1.02(VNAノイズとキャリブレーションドリフトの一般的なサイズ)で、問題のあるポイントで特異値を1にクランプし、修正されたデータを後のステージに渡します。
- 1.02を超えると、データはアンプなどの意図的にアクティブになっていると仮定し、アクティブのラベルを付けて変更しないままにします。アンプのゲインをユニティにクランプすると、下流のすべてが破壊されてしまいます。Pozarの4 GHz GaAs FETの例(最大特異値2.79)では、クランプマトリックスを使用すると正しい 14.8 − j27.3 Ω.の代わりにZ11 = 43.2 − j22.4 Ω が得られます。
パッシブ DUT がアクティブと表示される場合は、測定結果に問題があることを意味します。再キャリブレーションを行い、ファイルを保存したときのリファレンスインピーダンスを確認し、ポート1とポート2のスイープ間でケーブルが移動していないことを確認します。タイムゲーティングやディエンベディングでは修復できません。
ステップ 3: TDR — 構造上のどこにあるの?
TDRステージはS11をインピーダンス・プロファイルに変換します。逆FFTによるインパルス応答は、ステップ応答 ρ(t), と に統合されます。コネクタの起動は、最初と最後にインピーダンスのバンプとして現れます。常に目標から外れているトレースは、間違ったインピーダンスでは停滞状態になります。
2 つの制限が適用されます。時間分解能はおおよそ (10 GHzのスイープでは約100ps)なので、10 GHz のファイルではそれ以上に近い不連続部分を分離することはできません。距離軸は速度係数を 0.5 () と仮定しています。他の基板の場合は、時間軸を信頼して自分でスケーリングしてください。
ステップ 4: タイムゲーティング — 主反射を分離する
ゲーティングステージはS11を時間領域に変換し、主反射の周囲にハンウィンドウを適用し、逆方向に変換してS11をゲートと非ゲートでプロットします。コネクタの反射がゲートの外側にある場合、ゲート付きの S11 は、反射がないと構造自体と一致していることがわかります。
パイプラインが自動的にゲートを選択するので、主反射が気になる反射であることを確認してください。ゲーティングは、分離したい応答が上記の解像度よりも時間的に離れている場合にのみ機能します。これは簡単な診断であり、ディエンベディングの代わりにはなりません。
ステップ 5: 変換とカスケード
変換ステージでは、S が Z、Y、および ABCD パラメータに変換されます。これらの中には、一部の周波数ではまったく定義されないものもあります。ロスレスラインでは、半波長の整数であれば が特異点になるので、Zは存在しません。0.1 ~ 4 GHz の間で 100 MHz ごとにサンプリングされた無損失の 1 ns ラインの場合、40 ポイントのうち 8 ポイントは未定義です。パイプラインは、それらをジョブが失敗するのではなく、カウント付きのギャップとして報告します。
カスケードステージでは、2 つ以上の 2 ポートファイルを共通の周波数範囲 (コネクタファイル、次にトレース、コネクタ) で T パラメータを介してチェーンします。測定した部分からチャンネルを構築しますが、これはディエンベディングとは逆です。
ステップ 6: ディエンベディング — 必要なもの
ディエンベディングを行うと、既知のフィクスチャの半分が測定値から削除されます。各半分が独自のSパラメータで記述され、Tパラメータに変換されます。
難しいのは、フィクスチャーの半分を知ることです。通常のルート:
- 2x-thru. 2回の打ち上げを連続して行い、DUTなしでスルーボードを測定し、それを半分に分割します。IEEE P370メソッドがこれを行います。オープンソースの scikit-rf ライブラリはこれらを Python で実装しています。
- キャリブレーション標準 は DUT リファレンスプレーン (ボード上の TRL) にあるため、VNA 独自のキャリブレーションによってフィクスチャが削除されます。
- 信頼できれば、発売時のEMモデル。
最初に未加工の測定値とフィクスチャファイルでパイプラインを実行してください。パッシビティに失敗したフィクスチャファイルや、起動が DUT と重なっていることを示す TDR は、時間をかける前にディエンベディングがクリーンにならないことを知らせてくれます。
最終出力の読み込み
どちらの方法でフィクスチャを削除しても、ほとんどの設計では次の 3 つの数字が重要です。
- 信号のナイキスト周波数での挿入損失 — 10 Gbps NRZで5 GHz。アイ・ダイアグラム・ツールは、特定の損失が目にどのような影響を与えるかを示しています。
- バンド全体のリターンロス。 標準的な PCB トレースでは -15 dB 以上であれば許容範囲で、-20 dB 以上であれば問題ありません。バンドの真ん中が悪いと、どこかに不連続性があることになります。
- 信号帯域全体の群遅延平坦度。急激な変動は記号間干渉の原因となります。
よくある質問
関連記事
Where Your Differential Pair Actually Sits
Centred, offset, or under soldermask: where an edge-coupled pair lives, why only one case has an exact solution, and why the surface case accumulates skew.
2026年8月30日
Signal IntegrityYour Via's Loss Isn't in the Barrel
Conductor and dielectric loss through a 1.6 mm via is under a sixth of a decibel at 20 GHz. The same via can cost 2.27 dB.
2026年8月30日
Signal IntegrityA Via Is Not a Capacitor: Excess Reactance and Rise Time
Via capacitance sounds alarming until you subtract what a matched line would have had anyway.
2026年8月18日