Sパラメータのディエンベディング:VNAフィクスチャ効果の削除
Sパラメータ解析パイプラインの実用的なチュートリアル:生のVNAデータの表示、コネクタの応答の特定、タイムゲーティングを適用してPCBトレースを分離します。
目次
問題:お使いの VNA がフィクスチャも測定する
Rogers 4003Cの10cmのマイクロストリップ・トレースの測定を終えて、DCから10GHzにスイープしたところ、今度はS21の7GHz付近の奇妙なノッチを見つめています。最初に思いつくのは、ファブハウスのせいにすることかもしれません。しかし、ちょっと待ってください。正確にどこでキャリブレーションを行ったのですか?SMA コネクタのリファレンスプレーンで?それともトレース自体の端で?
10回のうち9回はコネクタでキャリブレーションを行いました。つまり、ビア遷移、バレルの不連続性、およびパッドに存在するインピーダンスの不一致を含むこれら2つのSMA起動は、まだ測定段階にあるということです。.s2p ファイルに表示されているものはすべて、気になる実際のトレースの上に積み重ねられたフィクスチャ応答を含んでいます。ディエンベディングとは、フィクスチャ層を剥がしてDUTだけに絞る方法です。
S-Parameter Analysis Pipeline ツールは、どの.s2p ファイルでも実行できる 4 つの操作 (表示、受動性チェック、タイムゲート、ディエンベッド) をまとめたものです。先に進むと、通常は後で戻ることになるので、順番に見ていきましょう。
ステップ 1: 見る — 何を見ているのかを把握する
まず、VNA から 2 ポートのファイルをロードします。以下のパラメーターを使用してパイプラインを View モードに設定します。
| パラメーター | 値 |
|---|---|
| リファレンスインピーダンス | 50 Ω |
| フリースタート | 0 (ファイル範囲を使用) |
| フリークストップ | 0 (ファイル範囲を使用) |
| オペレーション | ビュー |
では、コネクタが測定の大部分を占めているということは何でしょうか?いくつかの危険信号:
-S11のピークが2GHz以下で急激に上昇。幅が広すぎて50Ωを維持できないSMAローンチパッドの典型的なサイン。 -S21のリップルは、コネクタ本体の電気的長さの2倍の周期になります。これは通常 50 ~ 100 ps の往復です。 -コネクタピンの1/4波共振と完全に一致する任意のノッチ。ピンの長さを計算してみると、そのくぼみが現れる場所にピンが収まっていることがよくあります。
S21 が 6 GHz まで不審にフラットに見えて、その後岩のように落下する場合は、実際の DUT 動作ではなく、コネクタ独自の帯域幅制限に達している可能性があります。これは、トレースのせいにする前に知っておく価値があります。
ステップ 2: 受動性チェック — キャリブレーションエラーを早期に発見する
ゲーティングとディエンベディングに時間をかける前に、簡単な受動性チェックを実行してください。パッシブ、ロスレス 2 ポートは、すべての周波数ポイントで次の条件を満たす必要があります。
-VNA キャリブレーションがドリフトしました。キャリブレーションを実行してからボードの温度が 5 °C 以上変化した場合は、やり直してください。 -ポートインピーダンスのミスマッチ。ファイルを50Ωとして保存したのに、スイープ中にVNAが実際には75Ωに設定されていたのかもしれません。 -スイープ間でコネクタが移動しました。1 ポート VNA を使用していて、ケーブルを物理的に入れ替えている場合、ポート 1 とポート 2 の測定値の間に何らかの動きがあると、この現象が発生する可能性があります。
受動性チェックは、最悪の違反がどこで発生し、どの程度ひどい違反であるかを正確に教えてくれます。9 GHz で 0.5 dB の違反があるということは、8 GHz を超えるものはすべて疑わしいということです。キャリブレーションを修正してください。タイムゲーティングでは受動性違反を修復することはできません。後で見つけにくい方法でエラーが塗りつぶされるだけです。
ステップ 3: タイムゲート — DUT を分離する
タイムゲーティングは S パラメータデータを取り込み、逆 FFT を使用してタイムドメインに変換し、DUT 応答のみの周囲にウィンドウゲートを適用し、フォワード FFT を使用して周波数に戻します。得られるのは、コネクタ応答がほとんど抑制された S パラメータセットです。
たとえば、両端に SMA コネクタを付けて 10 cm のトレースを測定するとします。一般的なゲーティングパラメータは次のようになります。
-ゲートセンター:トレースの電気的遅延の中点に設定します。FR4で10cmの場合、これは約500psです。 -ゲートスパン:トレースの電気的長さに、応答に影響しないように、各側のマージンを約100 ps加えた値。 -ウィンドウ機能:カイザー・ベッセルは確かな選択肢です。ある程度の周波数分解能を犠牲にしてタイムドメインのサイドローブを減らすことができますが、通常はそれが得策です。
ゲートを適用したら、S11 と S21 を再度プロットします。明らかな変化がいくつか見られるはずです。
-S11リップルが大幅に低下します。これで、コネクタからの反射が遮断されます。 -S21は、ゲートなしのバージョンと比べて、実際には高周波数で少し上昇します。これは、コネクタが挿入損失を増加させていたためですが、現在は除去されています。 -気になっていたあの7GHzのノッチは?なくなっているか、ずっと浅くなっているかのどちらかです。トレースの問題ではなく、コネクタの共振が原因だったことが判明しました。
注意点が 1 つあります。タイムゲーティングでは、必要な時間領域分解能を得るには十分な周波数スパンが必要です。分解能はおおよそなので、10 GHz のスイープでは約 100 ps の分解能が得られます。3 GHz のスイープ (333 ps 分解能) のみを使用して、遅延が 50 ps のコネクタを 500 ps の遅延のトレースから切り離そうとすると、うまくいきません。応答は時間的に重なり合い、明確に分離することはできません。
だから私はいつも、必要だと思うよりも幅を広げています。ストレージは安価で、ファイルに追加の帯域幅を用意しておくと、後で選択肢が増えます。
ステップ 4: 埋め込み解除 — フィクスチャモデルを適用する
タイムゲーティングは便利で高速ですが、基本的にはブロードバンド近似です。最高の精度を得るには、専用のフィクスチャ・ディエンベディング・ファイルが必要です。これは、ショートスルー基板上のSMAコネクタだけの.s2pを個別に測定したものです。パイプラインはフィクスチャのSマトリックスを反転させ、DUT測定値とカスケード接続します。
| ディエンベッド入力 | 値 |
|---|---|
| ポート 1 フィクスチャファイル | sma_launch_port1.s2p |
| ポート 2 フィクスチャファイル | sma_launch_port2.s2p |
| リファレンス・インピーダンス | 50 Ω |
ほとんどのエンジニアは、余分な作業のように感じられるため、適切なフィクスチャファイルの作成をスキップしています。そして、測定アーティファクトが本物かどうかを調べるのに、3倍の時間を費やします。フィクスチャファイルの測定には約 20 分かかり、後で混乱する時間を省くことができます。
最終出力の読み込み
ディエンベデッドされたSパラメータがようやく手に入ったので、ほとんどの設計で実際に重要な数値は3つあります。
信号帯域幅の限界での挿入損失 10 Gbps NRZを使用している場合は、S21を5 GHzで確認してください。これがナイキスト周波数です。アイダイアグラムをすっきりさせたい場合は、−3 dB 以上に抑えてください。それを下回ると、タイムドメインでのISIとの戦いが始まります。 帯域全体のリターンロス。 標準的な PCB トレースでは、-15 dB 以下 (VSWR < 1. 4:1) でも問題ありません。-20 dB 未満であれば問題ありません。信号帯域の途中で -15 dB よりも悪い値が見られる場合は、インピーダンスの不連続性がどこかに存在し、反射の原因になります。 群遅延の平坦性 周波数とともに急激に変化する群遅延は、符号間干渉の原因となります。ディエンベッド出力には群遅延プロットが含まれています。使用する信号帯域全体で変動が±20ps未満にならないか確認してください。それ以上になると、特にPAM4のようなマルチレベル信号方式を実行している場合には、アイダイアグラムが完成し始めます。 S パラメータパイプラインツール を使用すると、ブラウザを離れることなく、独自の.s2p ファイルに対して 4 つの操作すべてを実行できます。FFT、行列の反転、プロットを処理するので、MATLAB スクリプトに煩わされることなく、結果の解釈に集中できます。関連記事
PDN Impedance: Taming Resonances With Genetic Algorithm
A 1.0 V / 30 A FPGA power rail needs flat impedance from 100 kHz to 1 GHz. Cavity resonances between the power and ground planes create impedance spikes that.
2026年3月4日
Signal IntegrityEye Diagram Analysis: Validating 10 Gbps SerDes
A PCB designer routes a 10 Gbps SerDes lane across a 20 cm FR-4 trace with two connectors. Learn how to use S-parameter data and an eye diagram simulation to.
2026年3月1日
SignalBER vs SNR: Understanding Digital Communication Performance
Understand the relationship between Bit Error Rate (BER) and Signal-to-Noise Ratio (SNR). Compare BPSK, QPSK, and QAM modulation performance with Eb/N0 curves and worked examples.
2026年4月11日