高速設計におけるスタブ共振によるPCB

# #サイレント・シグナル・キラー：スタブレゾナンス経由

高速デジタル設計は、潜在的なシグナルインテグリティ問題の地雷原です。一見したところに、微妙なキラーが潜んでいます。それは、スタブ共振によるものです。このような一見無害な垂直接続は、クリーンな信号経路を、いわゆる「反射」よりも速くノイズジェネレータに変換できます。

ビア・スタブ・レゾナンスとは正確には何ですか？

多層PCBを介してビアを作成すると、ターゲット層に接続されていないビアの部分がスタブになり、本質的には意図しない共振アンテナになります。特定の周波数では、このスタブによって大きな信号反射や電磁ノイズが発生することがあります。

信号本体の不要な器官のようなものと考えてください。何の役にも立ちませんが、深刻な問題を引き起こす可能性があります。

問題の背後にある物理学

ビア・スタブは、1/4波長の伝送線路共振器のように機能します。スタブの長さが特定の高調波波長と一致すると、破壊的な干渉が発生し、信号品質が大幅に低下する可能性があります。

共振周波数$f_r$は次のように計算できます。

ここで、$c$は光速、$L_{stub}$はスタブの長さです。

現実世界の設計例

具体的なシナリオを見ていきましょう。6 層の FR4 ボード上で 10 Gbps の SerDes インターフェイスを設計していると想像してみてください。

-プリント基板の厚さ:1.6 mm -信号出口層:第 3 層 -プリント基板 (PCB) レイヤーの総数:6 -誘電率:4.2

スタブ共振計算ツールでPCBを開く を使用すると、次のことがわかります。

-ビアスタブの長さ:0.45 mm -スタブ共振周波数:166.7 GHz -ノッチ深さ:約 -20 dB -バックドリル後の周波数:110 GHz

エンジニアが犯すよくある間違い

ほとんどのエンジニアは、ビアスタブは小さすぎて問題にならないと思い込んで、無視しています。大きな間違い。10 Gbps では、0.5 mm のスタブでも信号が大幅に劣化する可能性があります。

注意すべき点

1.ビザが「正常」だと思ってはいけません。 2.常にスタブレゾナンスを計算してください。 3.重要な高速インターフェースにはバックドリルを検討してください 4.スタブが短い = シグナルインテグリティが良い

緩和戦略

-バックドリル技術を使う -ビアレイヤーを最小化 -ビア径の小さいものを選択 -適切な結線戦略の実施

試してみる

ビアスタブが特定のデザインにどのような影響を与えるか知りたいですか？PCB ビアスタブ共振計算ツールを開いて、実験を始めましょう。シグナルインテグリティはきっと役に立つでしょう。