トレースが伝送線路になるとき

# #実際に重要な質問

すべてのトレースは伝送線路です。それが物理学です。有用な質問は、それが1であるかどうかではなく、信号が伝える周波数で1つのように振る舞うかどうかです。

配線は、打ち上げが完了する前に遠端で信号のインピーダンスが変わるのに十分な長さであれば、伝送線路のように振る舞います。その時点で反射が発生し、ラインを終了していない場合は反射音が鳴ります。

限界長を下回ると、配線は電気的に短くなります。遠端はエッジの遷移が完了する前に充電され、全体が集中コンデンサのように見え、インピーダンスを制御しても何も得られません。

2 つの数字

FR4 のトレースの伝搬遅延は約 6.4 ns/m（内側の層では約 170 ps/インチ、外側の層では140 ps/インチ）です。長さを掛けると、片道の飛行時間$T_D$が得られます。

立ち上がり時間$T_R$は、クロック周期やデータレート、エッジではなく、ドライバが生成する値です。

すべては$T_R / T_D$という比率によって決まります。

-$T_R / T_D > 5$ — 配線が電気的に短い。ターミネーションは不要です。20% の法則：反射エネルギーは入射エッジの 20% 未満であり、ほとんどのデジタルロジックではノイズマージン以下です。 -$T_R / T_D < 3$ — 配線は電気的に長い。終了させてください。終端処理を行わないと、エッジが落ち着く前に最初の反射が到着し、信号に加算 (または減算) されます。反射が 2 回続くと、呼び出し音が鳴ります。 -3～5 — ノイズバジェットとマージンの量によります。

これらの閾値は、Bogatinがロスレスラインのステップ応答を分析した結果に基づいています。$k = 5$では反射ステップはインシデントの 20%（「20% の法則」）で、$ k = 3$では遷移中に往復反射が発生するため、信号から切り離すことができません。

人々を驚かせる例だ

100 MHz のクロックを考えてみましょう。周期は 10 ナノ秒です。「遅い」ですよね？

しかし、ドライバーは立ち上がり時間が 300 ps の最新の CMOS です。FR4 の 5 cm (2 インチ) トレースの片方向遅延は約 340 ps です。$T_R / T_D = 300 / 340 = 0.88$それは送電線の領域に深く関わっています。100 MHz で 2 インチのトレースを実現するには、インピーダンスと終端を制御する必要があります。100 MHz が速いからではなく、300 ps のエッジが速いからです。

今度は、エッジが 3 ns の部品から同じ 100 MHz クロックを取り出します。同じトレース:$T_R / T_D = 3000 / 340 = 8.8$電気的に短い。好きなように配線してください。

クロック周波数は何も教えてくれなかった。エッジレートがすべてを教えてくれました。

ジャッジメントコール$k = 5$の 20% というしきい値は、ほとんどの論理にとって控えめなものです。ノイズマージンが 400 mV の LVCMOS は、3.3 V の振幅で 20% の反射をひるむことなく吸収できます。差動ノイズバジェットが100mVのLVDSではできません。

つまり、この数値には次のような判断が込められています。

-高いノイズマージン (GPIO、LED、リセット): $k = 5$、あるいは$ k = 3$でも問題ありません。終端処理やインピーダンスの制御は不要で、手間が省けます。 -ノイズマージンが小さい (DDR ストロボ、SerDes、LVDS): $k = 6$以上。すべてを終了してください。 -その中間のどこか:$k = 5$をデフォルトとして使用し、データシートに書かれているところを厳しくしてください。

要点は、「臨界長」は物理定数ではないということです。これは反射に対する許容値をエンコードする設計上の閾値です。

伝播速度は 1 つの数値ではありません

6.4 ns/mと言ったが、これは$\varepsilon_r \approx 4.2$のFR4における内層平均値だ。実際の速度は実効誘電率に依存しますが、これは形状によって異なります。

-ストリップライン:$v = c / \sqrt{\varepsilon_r}$フィールドはすべて誘電体なので、バルク値を使用します。 -マイクロストリップ:$v = c / \sqrt{\varepsilon_{eff}}$フィールドの一部は空気中にあるので、$\varepsilon_{eff} < \varepsilon_r$でトレースが速くなります。 -コプレーナ導波管: 充填率にもよりますが、その中間のどこか。

ロジャース4350B（$\varepsilon_r = 3.66$）では、内層トレースの方がFR4よりも約 10% 高速です。つまり、クリティカル・トレースの長さが 10% 長くなります。ロジャースでは、FR4で終端処理が必要だったのと同じトレースで十分かもしれません。

レイヤー間の長さマッチングでは、この速度差を補正することになります。2 つのトレースがミリメートル単位で一致していても、異なる層に配線されている場合、ピコ秒単位で一致しないことがあります。

よくある間違い

立ち上がり時間の代わりにクロックピリオドを使う。 ピリオドは繰り返し率を示します。立ち上がり時間から帯域幅がわかります。エッジが 500 ps の 25 MHz クロックのニーザ周波数は 1 GHz で、約 1.5 cm を超える長さには伝送線路での処理が必要です。 データシートを使用すると標準立ち上がり時間 データシートでは代表的な立ち上がり時間を推定しています。低温で軽負荷時のファストコーナー・シリコンは、2～3倍速くなることがあります。ファストコーナーに合わせた設計。 リターンパスを無視します。 基準面にスロットがあるトレースの有効経路は長く、リターン電流はスロットの周りを迂回します。物理的な長さは「短い」と表示されますが、電気的な長さは「長い」と表示され、電気的な長さが重要です。 遅延と周期がわかりにくい トレースが重要になるのは、$T_D $がクロック周期に近づくときではなく、$ T_D $が$ T_R$に近づくときです。基本波長が1波長のトレースは、一般的なエッジの臨界長の6～10倍をすでに超えています。

実際に行うべきこと

1.立ち上がり時間を求めなさい。データシートのファストコーナー、典型的ではない。 2.トレース遅延を測定または計算します。170 ps/インチの内層FR4は、最初のパスには十分近いです。 3.比率を計算します。5 を超えていれば完了です。3 未満の場合は、終了してください。 4.グレーゾーンで、ノイズバジェットを確認してください。

クリティカル・トレース長計算ツール がこれを代行し、保存的 ($k = 5$) と許容値 ($ k = 3$) の両方の閾値に加えて、ジオメトリの一方向遅延とニー周波数を求めます。