デカップリング・コンデンサの選択:SRF、ESL、数学

デカップリングが「100 nF をかける」ほど簡単ではない理由

すべてのエンジニアが経験則を聞いたことがあるでしょう。すべてのIC電源ピンの横に100nFのコンデンサを取り付ければ、もう終わりです。そして正直なところ？多くの回路で問題なく動作します。動作しなくなるまで。

FPGA が 500 MHz で 20 A の過渡電流を流し始めたり、800 MHz の電源ノイズを指し続ける ADC のスプリアス・トーンを追いかけたりした瞬間、100 nF という孤独なキャップが突然かなり不十分に見えます。なぜこのようなことが起こるのかを理解するには、ほとんどのデータシートで一度だけ触れられているが、47ページ以降に埋もれてしまっている3つの寄生パラメータ、ESR、ESL、およびこれらが共謀して作り出す自己共振周波数についてよく理解する必要があります。

ほとんどのエンジニアはここで計算を飛ばし、後で午前 2 時にボードをデバッグするときに後悔します。

コンデンサの実際のモデル

物理コンデンサについては次のようなことが言えます。純粋なキャパシタンスではありません。行ったことがない。その小さなセラミックの長方形をはんだ付けすると、実際に得られるのは直列RLC回路です。インピーダンスは次のようになります。

ここで、$C$は公称容量 (ラベル上の数字)、$L$は等価直列インダクタンスまたは ESL、$R$は等価直列抵抗 ESR です。低周波数では、容量性リアクタンス$X_C = 1/(2\pi f C)$が優勢で、すべてが教科書に書かれているとおりに動作します。しかし、周波数を上げると、誘導リアクタンス$X_L = 2\pi f L$が引き継ぎ始めます。

この遷移の途中で、興味深いことが起こります。容量性リアクタンスと誘導性リアクタンスは互いに完全に相殺されるのです。残っているのはESRだけです。ESRは、コンデンサが回路に与える絶対的に低いインピーダンスです。このクロスオーバーポイントは自己共振周波数 (SRF) と呼ばれます。

SRFの下では、部品はコンデンサのように機能します。その上に？インダクタです。これがデカップリング設計において最も重要な概念であり、コンデンサをただ問題に投げかけてすべての周波数で動作することを期待できないのはこのためです。コンデンサが効果的にデカップリングするのは、そのSRFを中心とする帯域でのみです。その帯域外では、物理と闘っていることになります。

主なパラメータと PDN にとっての意味について

配電ネットワーク (PDN) には、維持する必要のある目標インピーダンスがあります。これは通常、許容される電源リップルと最悪の場合の過渡電流から導き出すことができます。

例えば、5Aのトランジェントを引き出すことができるFPGAに1.0Vレールを給電していて、リップルが 3% と想定されているとします。目標インピーダンスは$Z_{\text{target}} = 1.0 \times 0.03 / 5 = 6\,\text{m}\Omega$になります。これは6ミリオームです。これはとてつもなく低い数値であり、ICが電流を流している全帯域幅にわたってそれを維持する必要があります。幸運を祈ります。

ここで、ESR と ESL が抽象的なデータシートパラメータではなくなり、重要な意味を持つようになります。

-ESRは共振時のインピーダンス・フロアを設定します。標準的な100nFの0402 MLCCを考えてみましょう。ESRが10～50mΩの間にあるかもしれません。目標インピーダンスが6mΩの場合、1つのコンデンサでは物理的にその仕様を満たすことはできません。物理法則ではそれが許されません。

-ESLは、インピーダンスがSRFを超える速度を決定します。0402 パッケージには通常、約 0.5 nH の ESL が搭載されています。0201 にドロップダウンすると 0.3 nH になる場合があります。ESLを下げると、有効バイパス範囲の周波数が高くなります。これは、高速デジタルロジックを扱う場合にまさに必要なものです。

寄生インダクタンスは学問的な問題だけではありません。デカップリングが高周波数で機能しなくなるのはこのためです。

実際の例:1.0 V FPGA レールのバイパス

では、実際の設計シナリオを見ていきましょう。$Z_{\text{PDN}} < 6\,\text{m}\Omega$を最大 500 MHz まで維持する必要があります。これは現代の FPGA 設計に見られる現実的な要件です。

ステップ 1: コンデンサを選択する まず、100 nF 0402 X7R MLCC から始めます。データシートから、ESR = 20 mΩ、ESL = 0.5 nH であることがわかります。このパッケージサイズではかなり一般的な値です。 ステップ 2: SRF を計算します。 数値を次の式に代入します。算術演算を行うと、$f_{\text{SRF}} \approx 22.5\,\text{MHz}$が得られます。この周波数では、インピーダンスは ESR (20 mΩ) と等しくなります。これは実際には悪くありません。目標の約3倍にすぎません。しかし、私たちは22.5 MHzでは動作していません。 ステップ 3:500 MHz でインピーダンスをチェックします。 これは SRF をはるかに上回っているため、インピーダンスはほぼ完全に ESL によって決まります。これは 1.57 オームです。目標は6ミリオームでした。私たちは260倍もずれている。500 MHzでは、この100nFのコンデンサは基本的に回路から見えなくなります。そこにないほうがいいかもしれません。

ステップ4: より高い周波数キャップを追加します。 SRFの高いものが必要です。ESR = 50 mΩ、ESL = 0.3 nH の 1 nF 0201 キャップを試してみましょう。以前よりずっと良くなりました。今は適切な周波数近傍にいます。500 MHzでは、そのインピーダンスはおよそ$2\pi \times 500 \times 10^6 \times 0.3 \times 10^{-9} \approx 0.94\,\Omega$です。シングルキャップにはまだ高すぎますが、現実に近づきつつあります。 ステップ5: 並列コンデンサを使用する 朗報です。$N$の同一のコンデンサを並列に配置すると、インピーダンスは$N$で除算されます。100 nFのコンデンサのSRFで6mΩの目標を達成するには ($Z = 20\,\text{m}\Omega$)、以下が必要です。4つの100 nFのコンデンサを並列に接続すると、22.5 MHzの目標インピーダンスに達します。しかし、500 MHzの範囲では、それぞれ異なる周波数帯域をターゲットとする1nFのコンデンサの完全に独立したバンク、あるいはもっと小さい値が必要になります。これがまさに、実際のPDN設計が複数のコンデンサ値を使用する理由です。それぞれの値は異なる周波数ディケードを対象としています。つまり、ランダムな上限を設定するだけではなく、分散型フィルターネットワークを構築しているのです。

有効なバイパス範囲

ここには、有効バイパス範囲と呼ばれる便利な概念があります。これは、コンデンサが実際にインピーダンスを目標値より低く保つ周波数範囲です。誘導性リアクタンスが目標インピーダンスと等しいところを見つけることで、上限を推定できます。

ESLが0.5nHでターゲットが20mΩの100nFキャップ (シングルキャップ) の場合:$f_{\text{upper}} = 0.02 / (2\pi \times 5 \times 10^{-10}) \approx 6.4\,\text{MHz}$この周波数では、SRFを超えるとキャップがそれ自体では役に立たなくなります。SRFより下では、容量性リアクタンスが高くなりすぎるという対称的な下限があります。計算機は両方のリミットを自動的に処理するので、毎回計算する必要はありません。

実用的なポイントは？各コンデンサが実際に機能している場所の帯域幅には限りがあります。その範囲外には、さまざまなコンデンサが必要です。

よくある落とし穴

注意しないと、いくつかのものが噛み付いてしまいます。

PCBのビアとトレースのESLは無視してください データシートにある0.5 nH ESLの数字は？これはパッケージそのものです。内部の電源プレーンに配線するビアを追加した瞬間に、さらに0.5～1.0nHのインダクタンスが追加されます。時にはそれ以上。実際のSRFが大幅にカットされました。解決策としては、可能な限りデカップリング・コンデンサをICと同じ層に配置するか、非常に短く幅の広い接続を使用してビアインダクタンスを最小限に抑えることです。 並列コンデンサ間の共振防止 値の異なる 2 つのコンデンサを並列に接続すると、それぞれの SRF 間に高インピーダンスのピークが生じる可能性があります。インピーダンスはただうまく加算されるだけではなく、相互に作用します。その結果、共振スパイクが発生する可能性がありますが、その周波数範囲にキャップがまったくない場合よりも実際には悪化します。シミュレーションまたは非常に慎重な値の間隔設定が不可欠です。これは、紙の上では問題ないように見えても、テスト中は一日を台無しにするものの1つです。 セラミックキャップが定格値を維持していると仮定します 面白いサプライズがあります。0402パッケージに入った100 nF X7Rキャップ？DC バイアス 1.0 V 未満では、実際には 60 ～ 70 nF の静電容量が供給されている可能性があります。時にはもっと悪くなることもあります。セラミックキャップの強誘電体材料はDCバイアスの下で静電容量を失い、小さなパッケージは大きなパッケージよりも容量を失います。メーカーの DC バイアス曲線を必ず確認してください。SRF の計算精度は、実際のキャパシタンス値によって決まります。

試してみてください

コンデンサの値、ESR、ESL、ターゲットインピーダンスをカリキュレータに接続すると、SRF、対象周波数のインピーダンス、有効なバイパス範囲、および実際に並列に必要なコンデンサの数がすぐにわかります。デカップリングコンデンサ選択計算ツールを開く で、次回の PDN 設計で当て推量に頼る必要はもうありません。ボード・スピンの締め切り前の真夜中に、このような計算をすべて手作業で行うよりはましです。